主要成果
Qnity Electronicsは、世界有数のナノエレクトロニクス研究機関であるimecとの協業を拡大し、高度半導体パッケージング技術における長期的な研究開発を大幅に強化すると発表しました。この動きは、AI、高性能コンピューティング（HPC）、および高度な接続性アプリケーションの需要を支える次世代パッケージングソリューションの開発を加速させることを目的としています。
技術・臨床詳細
Qnity Electronicsのimec半導体研究プログラムへの参加拡大は、同社が以下の主要技術領域におけるイノベーションを推進するための道を開きます。
- チップレットベースのアーキテクチャ: 異なる機能を持つ小型チップ（チップレット）を統合し、より高性能でカスタマイズ可能なプロセッサを構築するためのパッケージング技術。imecの最先端技術を活用し、チップレット間の超高密度相互接続を実現します。
- 高帯域幅メモリ（HBM）: AIアクセラレータなどのデータ集約型アプリケーション向けに、プロセッサとメモリ間のデータ転送速度を劇的に向上させる技術。3Dスタッキング技術を用いたHBM統合パッケージングの研究が強化されます。
- 3D統合: 複数のチップを垂直方向に積層することで、フットプリントを削減し、性能と電力効率を向上させる技術。imecの豊富な経験とインフラを基に、より複雑な3Dスタッキングソリューションが探求されます。
- ウェーハレベルパッケージング（WLP）: 個々のチップではなく、ウェーハ全体でパッケージングプロセスを実行することで、コスト効率と小型化を実現する技術。特にモバイルおよびIoTデバイス向けのニーズに対応します。
Qnityは、imecの広範な研究ポートフォリオ、最先端のクリーンルーム施設と計測装置、そして世界中の技術専門家からなるエコシステムにアクセスできるようになります。これにより、概念検証からプロトタイプ開発、さらには生産技術の最適化まで、研究開発の全段階が加速されることになります。
背景・業界文脈
半導体業界は、ムーアの法則の減速と、AI、5G、HPCなどの新たなアプリケーションからの爆発的な性能要求という二重の課題に直面しています。この状況において、先進パッケージング技術は、トランジスタ微細化に代わる、あるいはそれを補完する形で、システム性能を向上させる主要な手段として浮上しています。特に、チップレットの利用と3Dスタッキングは、異なるプロセスノードで製造された多様なIPを柔軟に統合し、特定のアプリケーションに最適化されたカスタムチップを迅速に開発することを可能にします。imecは、このような次世代半導体技術の研究開発におけるグローバルハブであり、Qnityのような企業がそのエコシステムに参加することは、イノベーションを加速するための賢明な戦略です。今後の展望
Qnity Electronicsとimecの協業拡大は、AIおよびデータ集約型アプリケーションの未来を形作る上で重要な役割を果たすでしょう。より高度で効率的なパッケージング技術の開発は、AIモデルの複雑性を管理し、電力消費を削減し、最終的にはAIアプリケーションの普及をさらに推進します。このパートナーシップは、技術的なブレークスルーを生み出すだけでなく、半導体エコシステム全体における協力のモデルとしても機能し、将来の技術革新のための強固な基盤を築くことになります。将来的には、この研究成果がQnityの商業製品に直接組み込まれ、市場における競争優位性を確立することが期待されます。
元記事: https://convergedigest.com/qnity-expands-advanced-packaging-rd-through-imec-collaboration/
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
コメント