

TROY TECHNICAL

光通信・フotonics ウィークリーレポート

2026年9月26日-10月2日 | Issue 2026-W39

リンク予算、実装、熱信頼性、供給能力を束ねた導
入

13

分析対象

10

重点テーマ

発行 2026-10-02 | 日本語版 | 承認済み固定表紙



光通信・フォトニクス:個別発表から認定証拠へ境界が移動

日本語記事13件を棚卸しし、意思決定に重要なテーマを選定した。

シグナル 01 | 光源

UCle PHY IP|RacyicsがGlobalFoundries 22FDXで検証した性能

Racyicsは、GlobalFoundriesの22FDXプロセス向けUniversal Chiplet Interconnect Express (UCle) PHY IPがシリコン検証に成功したことを発表しました。UCleは、異なるチップレットを効率的に接続するための共通インターフェースを提供し、システムのスケーラビリティと柔軟性を大幅に向上させます。

シグナル 02 | 光デバイス

Marvellの2nmシリコンフォトニクス |3.2Tbps光モジュールの性能

Marvellは、ECOC 2026において、業界をリードする2nmシリコンフォトニクス技術を基盤とした画期的な400ギガビット/レーンPAM4および3.2テラビット光モジュールのデモンストレーションを発表しました。同社は既に200ギガビット/レーンシリコンフォトニクスを使用し、102.4テラビット/秒のプラットフォームを実証済みです。

シグナル 03 | 実装

Lessengersの3.2Tガラス基板NPO|AIスイッチ消費電力50%削減

Lessengersは、AIおよびHPCファブリック向けに、光エンジンあたり3.2 Tbpsを誇る3.2Tガラス基板ニアパッケージドオプティクス(NPO)プラットフォームを発表しました。この革新的な直接光配線(DOW)技術は、ネットワークスイッチシャーシ内の光相互接続密度を高め、AIスイッチの消費電力を最大50%削減します。光コアをホストASICからわずか数ミリメートルの位置に配置することで、従来のフロントパネルプラグインモジュールへの依存を減らし、帯域幅密度と電力効率を大幅に改善します。

シグナル 04 | ネットワーク

TARLUZの1.6T OSFP224 DAC|AIデータセンター接続の電力と遅延

TARLUZは、AIクラスター向けに1.6T OSFP224 DAC (Direct Attach Cable)が、1メートル未満のラック内接続において、ゼロ消費電力、ほぼゼロの遅延、および大幅な低コストを実現すると発表しました。このDACは、レーザードライバやDSPなどのアクティブコンポーネントが不要なため、数百のリンクを持つラックの熱負荷と冷却コストを劇的に削減します。これにより、AIトレーニングの同期や高頻度取引(HFT)ワークロードで不可欠なナノ秒レベルの遅延を実現し、データセンターの効率を革新します。

編集判断

今週の経営判断は リンク予算、実装、熱信頼性、供給能力を束ねた導入 に集中する。自社条件で関連証拠を再現できる場合だけ次へ進む。

経営の3アクション

1. 事業会社: 距離、電力、遅延、相互運用、保守で光方式を比較する。
2. 供給企業: 光性能を実装歩留まり、試験、熱ドリフト、認定能力と組み合わせる。
3. 経営層: 歩留まり、結合損失、温度ドリフト、相互運用、量、コスト。

証拠の読み方

FACTは収集記事に書かれた内容、事業への読みとACTIONは編集判断、UNKNOWNは記事だけでは確定しない項目を示す。リンク先があることだけで、全主張が独立検証済みとは扱わない。

条件と一緒に読む主要数値・証拠5件

2nm

A06

数値の条件

Marvellは、ECOC 2026において、業界をリードする2nmシリコンフォトニクス技術を基盤とした画期的な400ギガビット/レーンPAM4および3.2テラビット光モジュールのデモンストレーションを発表しました。同社は既に200ギガビット/レーンシリコンフォトニクスを使用し、102.4テラビット/秒のプラットフォームを実証済みです。

50%

A09

数値の条件

Lessengersは、AIおよびHPCファブリック向けに、光エンジンあたり3.2 Tbpsを誇る3.2Tガラス基板ニアパッケージドオブティクス(NPO)プラットフォームを発表しました。この革新的な直接光配線(DOW)技術は、ネットワークスイッチシャーシ内の光相互接続密度を高め、AIスイッチの消費電力を最大50%削減します。

18W

A08

数値の条件

FIBERSTAMPは、データセンターの高速相互接続向けに、電力消費を18Wに抑えたHYBRID 1.6T OSFP224-HR0 2×DR4ヘテロジニアスシリコンフォトニクスランシーバーを発売しました。この製品は独自のHYBRIDハーフDSPアーキテクチャを採用することで、DSP処理のオーバーヘッドを大幅に削減します。これにより、1.

100台

A03

数値の条件

キャノンは、NTTが主導するIOWNオールフォトニクスネットワーク(APN)と、同社の体積ビデオ技術およびMREAL複合現実システムを統合し、遠隔地でのリアルタイムスポーツ観戦デモンストレーションを世界で初めて実施した。この実験では、約100台のカメラで2026年アジア大会のバスケットボールの試合を撮影し、会場の3D空間データを遠隔地に再現。

70%

A02

数値の条件

Co-packaged optics(CPO)は、データセンターにおけるエネルギー課題に対処し、フォトニクスをプロセッサと直接統合することでパフォーマンスと効率を向上させる技術である。Broadcomの51.2-Tb Baillyスイッチは量産段階に入り、従来のプラグブルトランシーバーと比較して最大70%の消費電力を削減すると報じられている。

数値の読み方

数値は収集記事が示した条件と一緒に掲載する。試験法、寸法、温度、商用段階が異なる値を、条件補正なしで比較しない。

バリューチェーンはどこで動いたか

各段階に主テーマと補助テーマを接続する。矢印は装飾ではなく、次工程へ渡す証拠を示す。

1

光源

P01/P06

Racyicsは、GlobalFoundriesの22FDXプロセス向けUniversal Chiplet Interconnect Express (UCIe) PHY IPがシリコン検証に成功したことを発表しました。

2

光デバイス

P02/P07

Marvellは、ECOC 2026において、業界をリードする2nmシリコンフォトリソ技術の基盤とした画期的な400ギガビット/レーンPAM4および3.2テラビット光モジュールのデモンストレーションを発表しました。

3

実装

P03/P08

Lessengersは、AIおよびHPCファブリック向けに、光エンジンあたり3.2 Tbpsを誇る3.2Tガラス基板ニアパッケージドオプティクス(NPO)プラットフォームを発表しました。

4

ネットワーク

P04/P09

TARLUZは、AIクラスター向けに1.6T OSFP224 DAC (Direct Attach Cable)が、1メートル未満のラック内接続において、ゼロ消費電力、ほぼゼロの遅延、および大幅な低コストを実現すると発表しました。

5

運用・保守

P05/P10

FIBERSTAMPは、データセンターの高速相互接続向けに、電力消費を18Wに抑えたHYBRID 1.6T OSFP224-HRO 2×DR4ヘテロジニアスシリコンフォトニクストランシーバーを発売しました。

各受渡しに必要な証拠

光源 → 光デバイス	試験条件、受入基準、故障データ、担当、判断日を渡し、再確認する: 歩留まり、結合損失、温度ドリフト、相互運用、量、コスト。
光デバイス → 実装	試験条件、受入基準、故障データ、担当、判断日を渡し、再確認する: 歩留まり、結合損失、温度ドリフト、相互運用、量、コスト。
実装 → ネットワーク	試験条件、受入基準、故障データ、担当、判断日を渡し、再確認する: 歩留まり、結合損失、温度ドリフト、相互運用、量、コスト。
ネットワーク → 運用・保守	試験条件、受入基準、故障データ、担当、判断日を渡し、再確認する: 歩留まり、結合損失、温度ドリフト、相互運用、量、コスト。

共通管理点

担当者が関連証拠を再現し、次を記録するまで商用判断に進めない: 歩留まり、結合損失、温度ドリフト、相互運用、量、コスト。

プライオリティマップ:実装成熟度と次の判断場所



再現可能な配置ルール

横軸は研究・試作・共同評価・製品採用・量産の5段階。縦の帯は次の判断場所を技術・工程、システム・導入、事業・制度・供給に分ける。まず記事見出しの根拠語を使い、見出しで判断できない場合だけ概要を参照する。上下は影響の大小を意味しない。円径は編集スコアを示す。

FACTは収集記事に接続し、事業への読み、ACTION、UNKNOWNは編集判断として分離する。

P01

UCle PHY IP|RacyicsがGlobalFoundries 22FDXで検証した性能

A05 | 光源 | 研究

日付未収録

FACT

Racyicsは、GlobalFoundriesの22FDXプロセス向けUniversal Chiplet Interconnect Express (UCle) PHY IPがシリコン検証に成功したことを発表しました。UCleは、異なるチップレットを効率的に接続するための共通インターフェースを提供し、システムのスケラビリティと柔軟性を大幅に向上させます。RacyicsのこのPHY IPは、チップレット間の物理層通信を実現するエネルギー効率の高いソリューションであり、コンシューマおよび車載アプリケーションの進化に貢献するものです。

なぜ重要か

判断上の焦点は「リンク予算、実装、熱信頼性、供給能力を束ねた導入」である。見出しだけで採用せず、用途と運用条件で再現できるかを確認する。

事業への読み

事業会社は現在の認定・調達・製品ロードマップへの影響を比較する。材料・装置・技術企業は、光性能を実装歩留まり、試験、熱ドリフト、認定能力と組み合わせる。

ACTION

30日以内に、距離、電力、遅延、相互運用、保守で光方式を比較する。結果と担当者をP01の評価票へ記録する。

UNKNOWN

記事だけでは確定しない項目: 歩留まり、結合損失、温度ドリフト、相互運用、量、コスト。

編集スコア 19/25 | 成熟度 1/5 | 判断場所: システム・導入

P02

Marvellの2nmシリコンフォトニクス|3.2Tbps光モジュールの性能

A06 | 光デバイス | 共同評価

日付未収録

FACT

Marvellは、ECOC 2026において、業界をリードする2nmシリコンフォトニクス技術を基盤とした画期的な400ギガビット/レーンPAM4および3.2テラビット光モジュールのデモンストレーションを発表しました。同社は既に200ギガビット/レーンシリコンフォトニクスを使用し、102.4テラビット/秒のプラットフォームを実証済みです。この進化は、光コンポーネントを従来のコンピューティングおよびネットワークングシリコンにさらに緊密に統合するシリコンフォトニクス技術の優位性を明確に示すものであり、AIデータセンターの相互接続における性能とエネルギー効率を劇的に向上させます。

なぜ重要か

判断上の焦点は「リンク予算、実装、熱信頼性、供給能力を束ねた導入」である。見出しだけで採用せず、用途と運用条件で再現できるかを確認する。

事業への読み

事業会社は現在の認定・調達・製品ロードマップへの影響を比較する。材料・装置・技術企業は、光性能を実装歩留まり、試験、熱ドリフト、認定能力と組み合わせる。

ACTION

30日以内に、距離、電力、遅延、相互運用、保守で光方式を比較する。結果と担当者をP02の評価票へ記録する。

UNKNOWN

記事だけでは確定しない項目: 歩留まり、結合損失、温度ドリフト、相互運用、量、コスト。

編集スコア 18/25 | 成熟度 3/5 | 判断場所: システム・導入

FACTは収集記事に接続し、事業への読み、ACTION、UNKNOWNは編集判断として分離する。

P03

Lessengersの3.2Tガラス基板NPO|AIスイッチ消費電力50%削減

A09 | 実装 | 研究

日付未収録

FACT

Lessengersは、AIおよびHPCファブリック向けに、光エンジンあたり3.2 Tbpsを誇る3.2Tガラス基板ニアパッケージドオブティクス(NPO)プラットフォームを発表しました。この革新的な直接光配線(DOW)技術は、ネットワークスイッチシャーシ内の光相互接続密度を高め、AIスイッチの消費電力を最大50%削減します。光コアをホストASICからわずか数ミリメートルの位置に配置することで、従来のフロントパネルプラグインモジュールへの依存を減らし、帯域幅密度と電力効率を大幅に改善します。この技術は、AIデータセンターの持続可能性と性能向上に貢献する画期的な解決策です。

なぜ重要か

判断上の焦点は「リンク予算、実装、熱信頼性、供給能力を束ねた導入」である。見出しだけで採用せず、用途と運用条件で再現できるかを確認する。

事業への読み

事業会社は現在の認定・調達・製品ロードマップへの影響を比較する。材料・装置・技術企業は、光性能を実装歩留まり、試験、熱ドリフト、認定能力と組み合わせる。

ACTION

30日以内に、距離、電力、遅延、相互運用、保守で光方式を比較する。結果と担当者をP03の評価票へ記録する。

UNKNOWN

記事だけでは確定しない項目: 歩留まり、結合損失、温度ドリフト、相互運用、量、コスト。

編集スコア 18/25 | 成熟度 1/5 | 判断場所: 技術・工程

P04

TARLUZの1.6T OSFP224 DAC|AIデータセンター接続の電力と遅延

A07 | ネットワーク | 研究

日付未収録

FACT

TARLUZは、AIクラスター向けに1.6T OSFP224 DAC (Direct Attach Cable)が、1メートル未満のラック内接続において、ゼロ消費電力、ほぼゼロの遅延、および大幅な低コストを実現すると発表しました。このDACは、レーザードライバやDSPなどのアクティブコンポーネントが不要なため、数百のリンクを持つラックの熱負荷と冷却コストを劇的に削減します。これにより、AIトレーニングの同期や高頻度取引(HFT)ワークロードで不可欠なナノ秒レベルの遅延を実現し、データセンターの効率を革新します。

なぜ重要か

判断上の焦点は「リンク予算、実装、熱信頼性、供給能力を束ねた導入」である。見出しだけで採用せず、用途と運用条件で再現できるかを確認する。

事業への読み

事業会社は現在の認定・調達・製品ロードマップへの影響を比較する。材料・装置・技術企業は、光性能を実装歩留まり、試験、熱ドリフト、認定能力と組み合わせる。

ACTION

30日以内に、距離、電力、遅延、相互運用、保守で光方式を比較する。結果と担当者をP04の評価票へ記録する。

UNKNOWN

記事だけでは確定しない項目: 歩留まり、結合損失、温度ドリフト、相互運用、量、コスト。

編集スコア 18/25 | 成熟度 1/5 | 判断場所: 技術・工程

FACTは収集記事に接続し、事業への読み、ACTION、UNKNOWNは編集判断として分離する。

P05

FIBERSTAMPの1.6T OSFP224-HR0|18W低消費電力化の仕組み

A08 | 運用・保守 | 製品採用

日付未収録

FACT

FIBERSTAMPは、データセンターの高速相互接続向けに、電力消費を18Wに抑えたHYBRID 1.6T OSFP224-HR0 2×DR4ヘテロジニアスシリコンフォトニクストランシーバーを発売しました。この製品は独自のHYBRIDハーフDSPアーキテクチャを採用することで、DSP処理のオーバーヘッドを大幅に削減します。これにより、1.6T光モジュールで一般的な熱設計の課題を克服し、ユーザーは伝送距離やファイバー条件に応じて性能を最適化できるオープンチューニング機能も提供されます。

なぜ重要か

判断上の焦点は「リンク予算、実装、熱信頼性、供給能力を束ねた導入」である。見出しだけで採用せず、用途と運用条件で再現できるかを確認する。

事業への読み

事業会社は現在の認定・調達・製品ロードマップへの影響を比較する。材料・装置・技術企業は、光性能を実装歩留まり、試験、熱ドリフト、認定能力と組み合わせる。

ACTION

30日以内に、距離、電力、遅延、相互運用、保守で光方式を比較する。結果と担当者をP05の評価票へ記録する。

UNKNOWN

記事だけでは確定しない項目: 歩留まり、結合損失、温度ドリフト、相互運用、量、コスト。

編集スコア 18/25 | 成熟度 4/5 | 判断場所: システム・導入

P06

IOWN APN|キャノンが2026年アジア大会向けに実証したMR観戦技術

A03 | 光源 | 共同評価

日付未収録

FACT

キャノンは、NTTが主導するIOWNオールフォトニクスネットワーク(APN)と、同社の体積ビデオ技術およびMREAL複合現実システムを統合し、遠隔地でのリアルタイムスポーツ観戦デモンストレーションを世界で初めて実施した。この実験では、約100台のカメラで2026年アジア大会のバスケットボールの試合を撮影し、会場の3D空間データを遠隔地に再現。MRデバイスを通じて、ユーザーが自由に視点を変えてライブ観戦できる環境を実現し、高容量・低遅延の光通信インフラの可能性を実証した。

なぜ重要か

判断上の焦点は「リンク予算、実装、熱信頼性、供給能力を束ねた導入」である。見出しだけで採用せず、用途と運用条件で再現できるかを確認する。

事業への読み

事業会社は現在の認定・調達・製品ロードマップへの影響を比較する。材料・装置・技術企業は、光性能を実装歩留まり、試験、熱ドリフト、認定能力と組み合わせる。

ACTION

30日以内に、距離、電力、遅延、相互運用、保守で光方式を比較する。結果と担当者をP06の評価票へ記録する。

UNKNOWN

記事だけでは確定しない項目: 歩留まり、結合損失、温度ドリフト、相互運用、量、コスト。

編集スコア 18/25 | 成熟度 3/5 | 判断場所: 事業・制度・供給

FACTは収集記事に接続し、事業への読み、ACTION、UNKNOWNは編集判断として分離する。

P07

Co-Packaged Optics(CPO)とは|BroadcomやNVIDIAの採用状況

A02 | 光デバイス | 量産

日付未収録

FACT

Co-packaged optics(CPO)は、データセンターにおけるエネルギー課題に対処し、フォトニクスをプロセッサと直接統合することでパフォーマンスと効率を向上させる技術である。Broadcomの51.2-Tb Baillyスイッチは量産段階に入り、従来のプラガブルトランシーバーと比較して最大70%の消費電力を削減すると報じられている。NVIDIAもSpectrum-Xスイッチの出荷を開始しており、最大400Tbpsのスイッチング容量を提供する。

なぜ重要か

判断上の焦点は「リンク予算、実装、熱信頼性、供給能力を束ねた導入」である。見出しだけで採用せず、用途と運用条件で再現できるかを確認する。

事業への読み

事業会社は現在の認定・調達・製品ロードマップへの影響を比較する。材料・装置・技術企業は、光性能を実装歩留まり、試験、熱ドリフト、認定能力と組み合わせる。

ACTION

30日以内に、距離、電力、遅延、相互運用、保守で光方式を比較する。結果と担当者をP07の評価票へ記録する。

UNKNOWN

記事だけでは確定しない項目: 歩留まり、結合損失、温度ドリフト、相互運用、量、コスト。

編集スコア 18/25 | 成熟度 5/5 | 判断場所: システム・導入

P08

AISTの光量子システム|スケーリングロードマップとXanaduへの投資

A13 | 実装 | 製品採用

日付未収録

FACT

日本の産業技術総合研究所(AIST)が、光量子システムのスケーリングに必要な光源、検出器、制御ハードウェアの改善に関する詳細なロードマップを発表しました。これと並行して、カナダ政府はXanaduの総額C\$8.93億に上る研究開発および製造プロジェクトに対し、C\$1.95億の資金をコミットしました。この資金は、Xanaduの研究施設拡張と、光子・半導体コンポーネントのパッケージング、テスト、組み立て、集積といった先進的な量子製造能力の確立を支援することを目的としています。

なぜ重要か

判断上の焦点は「リンク予算、実装、熱信頼性、供給能力を束ねた導入」である。見出しだけで採用せず、用途と運用条件で再現できるかを確認する。

事業への読み

事業会社は現在の認定・調達・製品ロードマップへの影響を比較する。材料・装置・技術企業は、光性能を実装歩留まり、試験、熱ドリフト、認定能力と組み合わせる。

ACTION

30日以内に、距離、電力、遅延、相互運用、保守で光方式を比較する。結果と担当者をP08の評価票へ記録する。

UNKNOWN

記事だけでは確定しない項目: 歩留まり、結合損失、温度ドリフト、相互運用、量、コスト。

編集スコア 18/25 | 成熟度 4/5 | 判断場所: 事業・制度・供給

FACTは収集記事に接続し、事業への読み、ACTION、UNKNOWNは編集判断として分離する。

P09

LightmatterのPassage/Guide|光リンクによる相互接続の課題解決

A12 | ネットワーク | 製品採用

日付未収録

FACT

LightmatterのCEOニック・ハリスは、同社のPassageTMおよびGuideTM製品が、非集積光(NPO)からフォトニックインターポーザーを介した光リンクを構築することで、コンピューティングにおける相互接続のボトルネックを解消する戦略を語った。Lightmatterは特に、インジウムリンを300ミリメートルのシリコンフォトニクスウェハに接合する独自のアプローチにより、レーザー容量製造を変革し、信頼性課題を克服しつつ単一システムで数千の光リンクに対応するシステムを設計している。

なぜ重要か

判断上の焦点は「リンク予算、実装、熱信頼性、供給能力を束ねた導入」である。見出しだけで採用せず、用途と運用条件で再現できるかを確認する。

事業への読み

事業会社は現在の認定・調達・製品ロードマップへの影響を比較する。材料・装置・技術企業は、光性能を実装歩留まり、試験、熱ドリフト、認定能力と組み合わせる。

ACTION

30日以内に、距離、電力、遅延、相互運用、保守で光方式を比較する。結果と担当者をP09の評価票へ記録する。

UNKNOWN

記事だけでは確定しない項目: 歩留まり、結合損失、温度ドリフト、相互運用、量、コスト。

編集スコア 18/25 | 成熟度 4/5 | 判断場所: システム・導入

P10

MicroLED光インターコネクト|Intelが特許取得したAIデータセンター向け技術

A04 | 運用・保守 | 製品採用

日付未収録

FACT

Intelは、チップパッケージ内にMicroLEDを埋め込む米国特許を取得しました。この革新的な設計は、MicroLEDを搭載した半導体ダイをガラス基板に直接埋め込み、Through-Glass-Vias (TGV) を介して電力と信号接続を供給することで、光信号伝送を可能にします。この技術は、AIデータセンター向けに最大10メートルまで光で相互接続できるMicroLED光通信への応用が期待され、次世代の高速・低消費電力インターコネクトの実現に貢献します。

なぜ重要か

判断上の焦点は「リンク予算、実装、熱信頼性、供給能力を束ねた導入」である。見出しだけで採用せず、用途と運用条件で再現できるかを確認する。

事業への読み

事業会社は現在の認定・調達・製品ロードマップへの影響を比較する。材料・装置・技術企業は、光性能を実装歩留まり、試験、熱ドリフト、認定能力と組み合わせる。

ACTION

30日以内に、距離、電力、遅延、相互運用、保守で光方式を比較する。結果と担当者をP10の評価票へ記録する。

UNKNOWN

記事だけでは確定しない項目: 歩留まり、結合損失、温度ドリフト、相互運用、量、コスト。

編集スコア 18/25 | 成熟度 4/5 | 判断場所: 技術・工程

関係者別プレイブックと0-5年ロードマップ

関係者	NOW 0-30日	NEXT 1-12か月	LATER 1-5年
事業会社	距離、電力、遅延、相互運用、保守で光方式を比較する	量産相当条件で受入基準と停止基準を明示して評価する。	技術・供給者の変更を吸収できるポートフォリオと設計へ移る。
材料・装置・技術企業	光性能を実装歩留まり、試験、熱ドリフト、認定能力と組み合わせる	顧客と信頼性・工程窓・故障解析の共通データを作る。	界面、履歴、ライフサイクル支援、回収サービスを標準化する。
商社・投資・法務	Map 歩留まり、結合損失、温度ドリフト、相互運用、量、コスト、	能力、品質、変更通知、責任、代替、撤退を契約へ入れる。	地域・技術・顧客の集中リスクを分散する。

ロードマップ

NOW 0-30日 証拠台帳 担当: Strategy + quality 成果物: claim, source, condition, owner	NOW 0-30日 リスク選別 担当: Procurement + legal 成果物: unknowns, alternatives, stop	NEXT 1-12か月 共同認定 担当: R&D + supplier 成果物: 工程窓・故障データ
NEXT 1-12か月 商用ゲート 担当: Business + finance 成果物: 単位採算・供給能力	LATER 1-5年 プラットフォーム戦略 担当: 経営 成果物: ポートフォリオ・界面ロードマップ	LATER 1-5年 サービス層 担当: Operations + channel 成果物: 監視・保守・回復

Go / No-Goゲート

ゲート	担当	必要な証拠	中止条件
G1 証拠	品質	出典・試験条件・再現性	追跡可能な証拠なし
G2 統合	研究開発	界面・工程窓・故障解析	システム条件を満たさない
G3 商用	事業	能力・総原価・契約・代替	採算または供給が成立しない
G4 運用	運用	監視・保守・変更通知・撤退	責任ある運用計画なし

分析対象記事 | 01-07件目

全記事の正式タイトルと元記事URLを省略せず表示する。URLは折返しても全文を保持し、クリックできる。

ID	記事タイトル(全文)	元記事URL(全文・クリック可能)
A01	Ndレーザーアンプシステム イェール大学開発のチップスケール化と性能	https://picmagazine.net/article/125517/Yale_develops_chip-scale_Nd_laser
A02	Co-Packaged Optics(CPO)とは BroadcomやNVIDIAの採用状況	https://www.azooptics.com/Article.aspx?ArticleID=2970
A03	IOWN APN キヤノンが2026年アジア大会向けに実証したMR観戦技術	https://global.canon/en/news/2026/20260925.html
A04	MicroLED光インターコネクト Intelが特許取得したAIデータセンター向け技術	https://www.tomshardware.com/tech-industry/photonics/intel-patent-embeds-microleds-in-chip-packaging-technology-may-enable-embedded-optical-interconnects-through-tgvs
A05	UCle PHY IP RacyicsがGlobalFoundries 22FDXで検証した性能	https://chiplet-marketplace.com/insights/news/racyics-ucie-phy-ip-globalfoundries-22fdx
A06	Marvellの2nmシリコンフォトニクス 3.2Tbps光モジュールの性能	https://www.remio.ai/post/marvell-2nm-optical-technology-raises-the-stakes-in-ai-data-center-networking
A07	TARLUZの1.6T OSFP224 DAC AIデータセンター接続の電力と遅延	https://www.tarluz.com/1-6t/1-6t-osfp224-dac-vs-optical-module-fiber-which-wins-for-ai-data-center-interconnects/

分析対象記事 | 08-13件目

全記事の正式タイトルと元記事URLを省略せず表示する。URLは折返しても全文を保持し、クリックできる。

ID	記事タイトル(全文)	元記事URL(全文・クリック可能)
A08	FIBERSTAMPの1.6T OSFP224-HRO 18W低消費電力化の仕組み	https://www.lightwaveonline.com/directory/subsystems/optical-transceivers-transponders/press-release/55408384/fiberstamp-technology-pteltd-fiberstamp-launches-18w-hybrid-16t-osfp224-hro-2dr4-heterogeneous-silicon-photonics-transceiver-with-four-key-advantages
A09	Lessengersの3.2Tガラス基板NPO AIスイッチ消費電力50%削減	https://thedatacenterengineer.com/news/3-2t-near-packaged-optics-us-es-glass-substrate-to-cut-ai-switch-power-50/
A10	Kerr周波数マイクロコムとは Opticaが商用化するCPO通信の性能	https://www.optica-opn.org/home/articles/volume_37/october_2026/departments/frequency_combs_for_integrated_photonics/
A11	QuandelaのIII-V族量子ドット 光量子計算のスケーラブルな実現手法	https://www.quandela.com/resources/blog/spin-photon-interfaces-hybrid-photonic-quantum-computing/
A12	LightmatterのPassage/Guide 光リンクによる相互接続の課題解決	https://www.thediligencestack.com/p/executive-interview-lightmatters
A13	AISTの光量子システム スケーリングロードマップとXanaduへの投資	https://qubitwire.com/topics/photonic-computing

光通信・フォトニクス 採用記事全文集

出力日: 2026-10-04

採用記事数: 13 件

収録記事一覧

- #01 Ndレーザーアンプシステム | イェール大学開発のチップスケール化と性能
- #02 Co-Packaged Optics(CPO)とは | BroadcomやNVIDIAの採用状況
- #03 IOWN APN | キヤノンが2026年アジア大会向けに実証したMR観戦技術
- #04 MicroLED光インターコネクト | Intelが特許取得したAIデータセンター向け技術
- #05 UCle PHY IP | RacyicsがGlobalFoundries 22FDXで検証した性能
- #06 Marvellの2nmシリコンフォトニクス | 3.2Tbps光モジュールの性能
- #07 TARLUZの1.6T OSFP224 DAC | AIデータセンター接続の電力と遅延
- #08 FIBERSTAMPの1.6T OSFP224-HRO | 18W低消費電力化の仕組み
- #09 Lessengersの3.2Tガラス基板NPO | AIスイッチ消費電力50%削減
- #10 Kerr周波数マイクロコムとは | Opticaが商用化するCPO通信の性能
- #11 QuandelaのIII-V族量子ドット | 光量子計算のスケラブルな実現手法
- #12 LightmatterのPassage/Guide | 光リンクによる相互接続の課題解決
- #13 AISTの光量子システム | スケーリングロードマップとXanaduへの投資

#01 Ndレーザーアンプシステム | イェール大学開発のチップスケール化と性能

公開日 2026年10月01日 Photonic Integrated Circuits News (PIC Magazine) アメリカ



概要

イェール大学の研究チームは、マスターオシレータパワーアンプ（MOPA）アーキテクチャを利用して、チップスケールのネオジウムドープイットリウムアルミニウムガーネット（Nd）レーザーアンプシステムを開発しました。この研究は、希土類ドープゲイン材料をウェハー規模の製造技術を用いてフォトニック集積回路に組み込む新しい方法も提示しています。これにより、小型で高出力なレーザー光源が実現し、光通信、センサー、量子技術など幅広い分野での応用が期待されます。

イエール大学がMOPAアーキテクチャを活用し、チップスケールNdレーザーアンブシステムを開発

イエール大学の研究者は、マスターオシレータパワーアンブ（MOPA）アーキテクチャを使用して、チップスケールのネオジムドープイットリウムアルミニウムガーネット（Nd）レーザーアンブシステムを開発しました。この画期的な成果は、高出力かつ小型なレーザー光源をフォトニック集積回路（PIC）上に実現する重要な一歩となります。

技術・臨床詳細

開発されたNdレーザーアンブシステムは、ウェハー規模の製造技術を活用して希土類ドープゲイン材料をフォトニック集積回路に組み込むことに成功しました。MOPAアーキテクチャは、低出力のマスターレーザー（シードレーザー）からの光を、Ndドープ導波路アンブで増幅するというものです。これにより、高安定性、狭線幅、高出力という、独立した高出力レーザーでは達成が難しい特性を両立させることができます。チップスケールでの実装は、システムの小型化、消費電力の削減、およびコスト効率の向上に直結し、特に携帯型デバイスや大規模な光回路への集積において有利です。

背景・業界文脈

光通信、光センサー、LIDAR、医療診断、さらには量子コンピューティングといった多くの先端技術分野では、小型で高効率、かつ高出力のレーザー光源が不可欠です。しかし、従来のバルクレーザーはサイズが大きく、集積化が困難でした。シリコンフォトニクスなどのフォトニック集積回路技術の進展に伴い、光源自体もチップ上に集積するニーズが高まっています。希土類ドープ材料を用いたレーザーは、その優れた発光特性から長らく研究されてきましたが、ウェハー規模での高品質な集積は技術的な課題でした。イエール大学の研究は、この課題に対する有望なソリューションを提供します。

今後の展望


イエール大学が開発したチップスケールNdレーザーアンプシステムは、光通信分野ではデータセンター内の超高速インターコネクトや長距離伝送用の高出力光源として、センサー分野では高精度LIDARや医療イメージング用光源として、さらに量子技術分野では量子ビットの操作や読み出しのためのコヒーレント光源として、幅広い応用が期待されます。この技術は、フォトニクス集積回路の機能性を大幅に拡張し、次世代の光電子デバイスの性能向上に貢献することで、関連産業に大きな経済的影響をもたらす可能性があります。

元記事: https://picmagazine.net/article/125517/Yale_develops_chip-scale_Nd_laser

収集日: 2026年10月02日 | 自動記事収集・翻訳システム (Gemini API使用)

#02 Co-Packaged Optics(CPO)とは | BroadcomやNVIDIAの採用状況

公開日 2026年10月02日 AZoOptics 不明



概要

Co-packaged optics (CPO) は、データセンターにおけるエネルギー課題に対処し、フォトリクスをプロセッサと直接統合することでパフォーマンスと効率を向上させる技術である。Broadcomの51.2-Tb Bailyスイッチは量産段階に入り、従来のプラグブルトランシーバーと比較して最大70%の消費電力を削減すると報じられている。NVIDIAもSpectrum-Xスイッチの出荷を開始しており、最大400Tbpsのスイッチング容量を提供する。

詳細

Co-packaged optics (CPO) は、現代のデータセンターが直面する最も差し迫った課題の一つであるエネルギー消費とデータ処理速度の限界に対処するための革新的な技術です。このアプローチは、光通信モジュールをプロセッサやスイッチチップと物理的に近接させるか、同じパッケージ内に直接統合することで、電気信号の伝送距離を短縮し、ボトルネックを解消することを目指しています。これにより、データセンターのパフォーマンスとエネルギー効率が劇的に向上します。

CPO技術の採用が急速に進む中、Broadcomは51.2-TbpsのBaillyスイッチが量産段階に入ったことを発表しました。このCPOベースのスイッチは、従来のプラグブル光トランシーバーと比較して、最大で70%もの消費電力削減を実現すると報告されており、データセンター運営者にとって運用コストと環境負荷の両面で大きなメリットをもたらします。このような電力効率の向上は、AIや機械学習ワークロードの拡大によって増大するデータセンターの電力需要を抑える上で不可欠です。


CPOの導入はBroadcomだけにとどまりません。NVIDIAもまた、Spectrum-Xスイッチの出荷を開始しており、これは最大400Tbpsという驚異的なスイッチング容量を提供します。これらのCPOベースのソリューションは、GPUクラスターや大規模AIコンピューティングファブリックにおける超高速かつ低遅延の相互接続を可能にし、AIシステムの性能を最大限に引き出す鍵となります。CPOは、データセンターのアーキテクチャを再構築し、より持続可能で高性能な未来を築くための重要なステップと言えるでしょう。

元記事: <https://www.azooptics.com/Article.aspx?ArticleID=2970>

収集日: 2026年10月02日 | 自動記事収集・翻訳システム (Gemini API使用)

#03 IOWN APN | キヤノンが2026年アジア大会向けに 実証したMR観戦技術

公開日 2026年09月25日 Canon 日本



概要

キヤノンは、NTTが主導するIOWNオールフォトニクスネットワーク（APN）と、同社の体積ビデオ技術およびMREAL複合現実システムを統合し、遠隔地でのリアルタイムスポーツ観戦デモンストレーションを世界で初めて実施した。この実験では、約100台のカメラで2026年アジア大会のバスケットボールの試合を撮影し、会場の3D空間データを遠隔地に再現。MRデバイスを通じて、ユーザーが自由に視点を変えてライブ観戦できる環境を実現し、高容量・低遅延の光通信インフラの可能性を実証した。

主要成果

キヤノンは、NTTが推進するIOWNオールフォトニクスネットワーク（APN）の超高速・低遅延通信インフラを活用し、自社の体積ビデオ技術とMREAL複合現実（MR）システムを統合した、遠隔地でのリアルタイムスポーツ観戦デモンストレーションを世界で初めて成功させた。この画期的な実験は、2026年アジア大会のバスケットボールの試合を対象に行われ、競技会場の3D空間データをリアルタイムで遠隔地に再現し、MRデバイスを装着したユーザーが自由に視点を変えてライブ観戦できるという新たな体験を提供した。

技術・臨床詳細

デモンストレーションでは、競技会場に約100台のカメラを設置し、試合のあらゆる角度から体積ビデオデータを取得した。これらの膨大な3D空間データは、NTTのIOWN APNを通じて、超低遅延かつ大容量で遠隔地の視聴環境へと伝送された。IOWN APNは、エンド・ツー・エンドで光信号を直接伝送することで、従来の電気信号変換に伴う遅延や損失を排除する。遠隔地のユーザーは、キヤノンのMREAL MRヘッドセットを装着し、再現された3D空間内で仮想の視点から試合を視聴した。これにより、まるでその場にいるかのような臨場感と、自身の好きなアングルで試合を追体験できる柔軟性を両立させた。従来の2D映像配信とは一線を画す、真に没入型の体験が提供された。

背景・業界文脈

スポーツ観戦のデジタル化は進むものの、遠隔地からの視聴では現場の臨場感を完全に再現することが課題だった。また、AR/VR/MR技術は急速に発展しているものの、そのポテンシャルを最大限に引き出すためには、データ伝送における超低遅延と大容量が不可欠である。NTTのIOWN構想は、この情報通信インフラの課題を解決するものであり、キヤノンの体積ビデオとMR技術は、その上で新たなエンターテインメント体験を創出するアプリケーションとして位置づけられる。今回のデモンストレーションは、両社の技術が融合することで、未来のスポーツ観戦だけでなく、遠隔医療やリモートワークなど多岐にわたる分野に応用される可能性を示唆している。

今後の展望

今回の成功は、IOWN APNが提供する高容量・低遅延の光通信インフラが、MR技術を用いた次世代のリアルタイム体験を可能にする強力な基盤であることを実証した。キヤノンとNTTは、今後もこの技術連携を深め、より高度な体積映像技術とMRシステム、そしてIOWN APNの発展を通じて、スポーツエンターテインメントだけでなく、様々な産業分野での革新を目指すだろう。特に、XR技術の普及が本格化する中で、このようなリアルタイムでの高精細な空間情報共有は、新たなビジネスモデルの創出に繋がり、Society 5.0の実現に向けた重要なマイルストーンとなる。

元記事: <https://global.canon/en/news/2026/20260925.html>

収集日: 2026年10月02日 | 自動記事収集・翻訳システム (Gemini API使用)

#04 MicroLED光インターコネクト | Intelが特許取得したAIデータセンター向け技術

公開日 2026年09月29日 Tom's Hardware アメリカ



概要

Intelは、チップパッケージ内にMicroLEDを埋め込む米国特許を取得しました。この革新的な設計は、MicroLEDを搭載した半導体ダイをガラス基板に直接埋め込み、Through-Glass-Vias (TGV) を介して電力と信号接続を供給することで、光信号伝送を可能にします。この技術は、AIデータセンター向けに最大10メートルまで光で相互接続できるMicroLED光通信への応用が期待され、次世代の高速・低消費電力インターコネクトの実現に貢献します。

主要成果

Intelは、チップパッケージ内にMicroLEDを直接埋め込む画期的な米国特許を取得しました。この技術は、Through-Glass-Vias (TGV) を利用して、半導体ダイとガラス基板を一体化させ、電力供給と信号接続の両方を光で行うことを可能にし、AIデータセンターにおける相互接続性能を劇的に向上させる潜在能力を秘めています。

技術・臨床詳細

特許に記述された設計は、MicroLEDを搭載した半導体ダイを特殊なガラス基板内に直接組み込むことを特徴としています。このガラス基板には、電気信号と電力供給のための微細な経路であるThrough-Glass-Vias (TGV) が形成されています。これにより、光信号はチップパッケージ内で生成され、TGVを介して外部へと伝送されます。従来の電気信号によるインターコネクトと比較して、このMicroLED光通信技術は、信号損失を最小限に抑え、はるかに高い帯域幅と低い消費電力でのデータ伝送を実現します。特に、AIデータセンターのような計算負荷の高い環境では、チップ間のデータ転送速度と効率がシステム全体の性能を左右するため、この技術は極めて重要です。Intelの想定では、この技術は最大10メートルまでの相互接続範囲を持つMicroLED光通信に応用可能であり、これによりラック内や異なるラック間的高速接続が可能になります。

背景・業界文脈

AIワークロードの増大に伴い、AIデータセンターにおけるプロセッサ間のデータ転送量は爆発的に増加しており、従来の銅線による電気インターコネクトでは、消費電力、発熱、帯域幅の限界が顕在化しています。光インターコネクトは、これらの課題を解決する鍵として注目されており、特にチップパッケージ内やその近傍での光化（Co-Packaged Optics: CPO）が研究開発の主流となっています。Intelのこの特許は、CPOのさらに進んだ形態として、光通信機能を直接チップパッケージに埋め込むことで、より短距離での効率的な光信号伝送を実現しようとするものです。これにより、データセンターのエネルギー効率とスケーラビリティが向上し、次世代AI計算の基盤を強化することが期待されます。

今後の展望


Intelが取得したこのMicroLED埋め込み特許は、AIデータセンターの未来において重要な役割を果たす可能性があります。この技術が実用化されれば、プロセッサ間通信におけるボトルネックが解消され、AIモデルの訓練時間短縮や推論性能の向上に直結します。さらに、消費電力と発熱の削減は、データセンターの運用コストと環境負荷を低減し、持続可能なAIインフラの構築に貢献します。今後は、この技術の量産化に向けた課題、特にMicroLEDの製造コスト、パッケージングの複雑さ、および信頼性の確保が焦点となるでしょう。成功すれば、業界全体の光インターコネクト技術の進化を加速させる画期的なブレークスルーとなる可能性を秘めています。

元記事: <https://www.tomshardware.com/tech-industry/photonics/intel-patent-embeds-microleds-in-chip-packaging-technology-may-enable-embedded-optical-interconnects-through-tgvs>

収集日: 2026年10月02日 | 自動記事収集・翻訳システム (Gemini API使用)

#05 UCle PHY IP | RacyicsがGlobalFoundries 22FDXで検証した性能

公開日 2026年09月28日 Chiplet Marketplace ドイツ



概要

Racyicsは、GlobalFoundriesの22FDXプロセス向けUniversal Chiplet Interconnect Express (UCle) PHY IPがシリコン検証に成功したことを発表しました。UCleは、異なるチップレットを効率的に接続するための共通インターフェースを提供し、システムのスケーラビリティと柔軟性を大幅に向上させます。RacyicsのこのPHY IPは、チップレット間の物理層通信を実現するエネルギー効率の高いソリューションであり、コンシューマおよび車載アプリケーションの進化に貢献するものです。

主要成果

Racyics は、GlobalFoundries の 22FDX プロセスで開発された Universal Chiplet Interconnect Express (UCIe) PHY IPが、シリコン上での検証を完了したことを発表しました。この成果は、チップレットエコシステムにおける相互運用性と統合の推進において重要なマイルストーンとなります。

技術・臨床詳細

Universal Chiplet Interconnect Express (UCIe) は、異なるベンダーやプロセスノードで製造されたチップレットをシームレスに接続するためのオープンな業界標準インターフェースです。この標準は、チップレット間の物理層（PHY）、データリンク層、トランザクション層を定義し、高帯域幅、低遅延、高電力効率のダイツードイ（die-to-die）通信を可能にします。Racyicsが今回シリコン検証を完了したUCIe PHY IPは、UCIe仕様の物理層を実装しており、GlobalFoundriesの22FDXプロセス技術を活用しています。22FDXプロセスは、低消費電力と高い集積度を両立させる強みがあり、このIPと組み合わせることで、エネルギー効率に優れたチップレット間のインターコネクトソリューションを提供します。特に、コンシューマエレクトロニクスや自動車向けシステム・オン・チップ（SoC）など、電力効率が重視される多様なアプリケーションにおいて、チップレットの統合を容易にし、製品開発の加速に寄与します。

背景・業界文脈

半導体業界は、ムーアの法則の減速と、特定用途向け高性能チップの需要増大という二重の課題に直面しています。チップレット技術は、異なる機能を持つ複数の小型チップ（チップレット）を一つのパッケージに統合することで、設計の柔軟性、コスト効率、および性能を向上させる解決策として注目されています。しかし、チップレット間の通信標準の欠如は、この技術の普及を阻む大きな要因でした。UCIeは、この課題を解決するためにIntel、AMD、ARM、Qualcomm、Samsungなど主要企業が参加して策定された共通インターフェースであり、チップレットエコシステムの成熟を加速させるものです。Racyicsの今回の成果は、このUCIe標準の実装が進み、実際の製品に適用可能な技術が提供される段階に入ったことを示唆しています。

今後の展望

RacyicsによるGlobalFoundries 22FDXプロセス向けUCle PHY IPのシリコン検証完了は、チップレット技術の商用化をさらに推進するものです。このIPが利用可能になることで、半導体設計者は、より複雑で高性能なチップレットベースのシステムを、より迅速かつコスト効率よく開発できるようになります。特に、AIアクセラレータ、HPC、データセンター、エッジAIデバイスなど、多岐にわたる分野でのチップレット採用が加速すると予想されます。UCle標準の普及と、それに伴うIPベンダーからの多様なソリューションの登場は、半導体設計のあり方を根本的に変え、イノベーションの新たな波をもたらすでしょう。この技術は、将来の高性能・省電力デバイス開発における重要な基盤となることが期待されます。

元記事: <https://chiplet-marketplace.com/insights/news/racyics-ucle-phy-ip-globalfoundries-22fdx>

収集日: 2026年10月02日 | 自動記事収集・翻訳システム (Gemini API使用)

#06 Marvellの2nmシリコンフォトニクス | 3.2Tbps光モジュールの性能

公開日 2026年09月25日 remio AI アメリカ



概要

Marvellは、ECOC 2026において、業界をリードする2nmシリコンフォトニクス技術を基盤とした画期的な400ギガビット/レーンPAM4および3.2テラビット光モジュールのデモンストレーションを発表しました。同社は既に200ギガビット/レーンシリコンフォトニクスを使用し、102.4テラビット/秒のプラットフォームを実証済みです。この進化は、光コンポーネントを従来のコンピューティングおよびネットワーキングシリコンにさらに緊密に統合するシリコンフォトニクス技術の優位性を明確に示すものであり、AIデータセンターの相互接続における性能とエネルギー効率を劇的に向上させます。

主要成果

Marvellは、ECOC 2026で、2nmシリコンフォトニクス技術に基づく革新的な400ギガビット/レーンPAM4（Pulse Amplitude Modulation 4-level）のデモンストレーションを行い、これにより3.2テラビット光モジュールへの道筋を明確に示しました。同社は既に、200ギガビット/レーンシリコンフォトニクスを用いた102.4テラビット/秒のプラットフォームを実証しており、AIデータセンターネットワーキングにおける光技術の優位性をさらに強化しています。

技術・臨床詳細

シリコンフォトニクスは、半導体製造技術を活用して光コンポーネントをシリコンウェハ上に直接作製する技術であり、光機能を従来の電子回路と密接に統合することを可能にします。Marvellの2nmプロセス技術への進出は、より小型で高密度な光回路の実現を意味し、これにより光通信デバイスの性能と集積度が飛躍的に向上します。400ギガビット/レーンPAM4変調方式は、1レーンあたり400Gbpsという超高速データ伝送を可能にし、従来のNRZ方式と比較して帯域幅効率を向上させます。この技術は、3.2テラビット光モジュールという次世代の高速インターコネクトを実現する基盤となり、AIアクセラレーター間のチップ間接続や、大規模データセンターのスイッチングファブリックにおいて、これまでにない帯域幅とエネルギー効率を提供します。

背景・業界文脈

AIワークロード、特に大規模言語モデルや生成AIの進化は、データセンター内部のデータ転送量を指数関数的に増加させており、これに伴う電力消費量の増大が深刻な課題となっています。従来の電氣的な相互接続では、ギガビット/秒のデータレートを超えると信号減衰と消費電力の問題が顕著になり、物理的限界に近づいています。シリコンフォトニクスは、光速でデータを伝送し、低消費電力で動作する特性から、このボトルネックを克服するための最も有望な技術と見なされています。Marvellの2nmプロセスへの取り組みは、半導体業界がムーアの法則の限界に近づく中で、異種統合と光通信によってコンピューティング性能をさらに押し上げる戦略的方向性を示しています。

今後の展望


MarvellがECOC 2026で発表した400ギガビット/レーンPAM4および3.2テラビット光モジュールは、AIデータセンターネットワーキングの未来を形作る上で極めて重要な進歩です。この技術は、AIインフラにおけるデータ転送のボトルネックを解消し、より大規模で高性能なAIシステムの構築を可能にします。電力効率の高い光接続は、データセンターの運用コスト削減と持続可能性の向上に大きく貢献するでしょう。Marvellのこのリーダーシップは、競合他社にも同様の技術開発を促し、シリコンフォトニクスを中核とする次世代光通信技術の標準化と普及を加速させることが期待されます。将来的には、この技術がAIだけでなく、HPC、クラウドコンピューティング、エッジコンピューティングなど、幅広い分野でのデータ通信を根本から変革する可能性を秘めています。

元記事: <https://www.remio.ai/post/marvell-2nm-optical-technology-raises-the-stakes-in-ai-data-center-networking>

収集日: 2026年10月02日 | 自動記事収集・翻訳システム (Gemini API使用)

#07 TARLUZの1.6T OSFP224 DAC | AIデータセンター接続の電力と遅延

公開日 2026年09月24日 TARLUZ 中国



概要

TARLUZは、AIクラスター向けに1.6T OSFP224 DAC (Direct Attach Cable)が、1メートル未満のラック内接続において、ゼロ消費電力、ほぼゼロの遅延、および大幅な低コストを実現すると発表しました。このDACは、レーザードライバーやDSPなどのアクティブコンポーネントが不要なため、数百のリンクを持つラックの熱負荷と冷却コストを劇的に削減します。これにより、AIトレーニングの同期や高頻度取引（HFT）ワークロードで不可欠なナノ秒レベルの遅延を実現し、データセンターの効率を革新します。

主要成果

TARLUZは、AIデータセンターのラック内接続において、1.6T OSFP224 Direct Attach Cable (DAC) がゼロ消費電力とほぼゼロの遅延を実現し、大幅なコスト削減をもたらすことを発表しました。これは、特に1メートル未満の短距離接続において、従来の光モジュールを凌駕する性能を示します。

技術・臨床詳細

- 1.6T OSFP224 DACは、電力消費0Wで動作します。これは、レーザードライバー、DSP、およびリタイマーといった電力消費の大きいアクティブコンポーネントを排除しているためです。
- 数百のリンクを持つAIラックにおいて、DACの使用は熱負荷を劇的に低減し、冷却コストとラックの熱設計電力（TDP）を直接削減します。
- 遅延はナノ秒レベルと非常に低く、AIトレーニングにおけるモデル同期や、高頻度取引（HFT）のワークロードにおいて極めて重要な要素となります。これは、光モジュール+ファイバーソリューションと比較して、光-電気-光変換が不要なためです。
- DACソリューションは、光モジュールと比較して大幅なコスト優位性も持ち、総所有コスト（TCO）の削減に貢献します。

背景・業界文脈

AIの進化とそれに伴う計算能力の要求増大は、データセンターの相互接続技術に新たな課題を突きつけています。特に、ラック内や隣接ラック間の短距離接続では、帯域幅、消費電力、遅延、コストの全てを最適化する必要があります。従来の光モジュールは長距離には優れるものの、短距離では電力消費とコストが課題でした。TARLUZの1.6T OSFP224 DACは、この短距離接続のニッチをターゲットとし、AIデータセンターの効率化に貢献します。

今後の展望


AIクラスターの規模が拡大し、データ転送の低遅延と省エネルギーがますます重要になる中で、TARLUZの1.6T OSFP224 DACのようなソリューションは、その採用が加速するでしょう。特にラック内インターコネクトの標準となる可能性を秘めており、データセンター設計における冷却インフラや電力供給要件に大きな影響を与え、全体的な運用効率の向上に貢献すると期待されます。

元記事: <https://www.tarluz.com/1-6t/1-6t-osfp224-dac-vs-optical-module-fiber-which-wins-for-ai-data-center-interconnects/>

収集日: 2026年10月02日 | 自動記事収集・翻訳システム (Gemini API使用)

#08 FIBERSTAMPの1.6T OSFP224-HRO | 18W低消費電力化の仕組み

公開日 2026年09月29日 Lightwave Online (FIBERSTAMP) シンガポール



概要

FIBERSTAMPは、データセンターの高速相互接続向けに、電力消費を18Wに抑えたHYBRID 1.6T OSFP224-HRO 2×DR4ヘテロジニアスシリコンフォトニクストランシーバーを発売しました。この製品は独自のHYBRIDハーフDSPアーキテクチャを採用することで、DSP処理のオーバーヘッドを大幅に削減します。これにより、1.6T光モジュールで一般的な熱設計の課題を克服し、ユーザーは伝送距離やファイバー条件に応じて性能を最適化できるオープンチューニング機能も提供されます。

詳細

主要成果

FIBERSTAMPは、新しいHYBRID 1.6T OSFP224-HRO 2×DR4ヘテロジニアスシリコンフォトニクスランシーバーを発表しました。このランシーバーは、独自のHYBRIDハーフDSPアーキテクチャによりDSP処理のオーバーヘッドを削減し、業界で最も電力効率の高い1.6T光モジュールの1つとして、最大モジュール電力を18Wに抑えることに成功しました。

技術・臨床詳細

- HYBRIDハーフDSPアーキテクチャは、DSP（デジタル信号処理）が通常必要とする電力と遅延を大幅に削減します。これにより、ランシーバーの全体的な熱設計に余裕が生まれ、高密度なAIデータセンター環境での信頼性が向上します。
- この1.6Tモジュールは、低消費電力でありながら、オープンチューニング機能を備えています。これにより、ユーザーは特定の伝送距離、使用するファイバーの条件、およびシステム全体の要件に応じて、リンク性能を柔軟に最適化できます。
- ヘテロジニアスシリコンフォトニクス技術の採用により、異なる材料の利点を組み合わせ、高い性能と効率を実現しています。

背景・業界文脈

AIや高性能コンピューティングのワークロードがデータセンターで増加するにつれ、高速かつ低消費電力の光相互接続は不可欠となっています。従来の1.6T光モジュールは、DSPに起因する高い電力消費とそれに伴う熱管理の課題を抱えていました。FIBERSTAMPのHYBRIDアーキテクチャは、この熱と電力の課題に直接対処し、次世代データセンターの設計に新たな選択肢を提供します。

今後の展望


FIBERSTAMPのこの革新的なランシーバーは、1.6T高速相互接続の普及を加速させ、AIデータセンターの運用効率と持続可能性を向上させる上で重要な役割を果たすでしょう。低消費電力と柔軟な性能最適化機能は、多様なデータセンター環境での採用を促進し、今後の光通信技術の発展に新たな方向性を示すものと期待されます。特に、熱制約が厳しい高密度ラックにおいて、その優位性は顕著になるでしょう。

元記事: <https://www.lightwaveonline.com/directory/subsystems/optical-transceivers-transponders/press-release/55408384/fiberstamp-technology-pte-ltd-fiberstamp-launches-18w-hybrid-16t-osfp224-hro-2dr4-heterogeneous-silicon-photonics-transceiver-with-four-key-advantages>

収集日: 2026年10月02日 | 自動記事収集・翻訳システム (Gemini API使用)

#09 Lessengersの3.2Tガラス基板NPO | AIスイッチ消費電力50%削減

公開日 2026年09月25日 Lightwave アメリカ



概要

Lessengersは、AIおよびHPCファブリック向けに、光エンジンあたり3.2 Tbpsを誇る3.2Tガラス基板ニアパッケージドオプティクス（NPO）プラットフォームを発表しました。この革新的な直接光配線（DOW）技術は、ネットワークスイッチシャーシ内の光相互接続密度を高め、AIスイッチの消費電力を最大50%削減します。光コアをホストASICからわずか数ミリメートルの位置に配置することで、従来のフロントパネルプラグインモジュールへの依存を減らし、帯域幅密度と電力効率を大幅に改善します。この技術は、AIデータセンターの持続可能性と性能向上に貢献する画期的な解決策です。

主要成果

Lessengersは、AIおよび高性能計算（HPC）ファブリック向けに、光エンジンあたり3.2 Tbpsを実現する3.2Tガラス基板ニアパッケージドオプティクス（NPO）プラットフォームを開発し発表しました。この革新的な直接光配線（DOW）技術は、AIスイッチの消費電力を最大50%削減するという画期的な成果を達成します。これは、従来のパッケージングの制限を克服し、帯域幅密度と電力効率を大幅に向上させるもので、次世代データセンターの設計に大きな影響を与える可能性があります。

技術・臨床詳細

Lessengersの3.2T NPOプラットフォームは、光コアをホストASICから「わずか数ミリメートル」の位置に配置する「ニアパッケージド」アプローチを採用しています。これにより、電気信号の伝送距離を極限まで短縮し、信号損失と電力消費を最小限に抑えることが可能になります。特に注目すべきは、ガラス基板の採用です。ガラスは低損失で高密度の光導波路を実現でき、電氣的にも安定しているため、高い帯域幅と電力効率を両立させることができます。このアーキテクチャは、従来のフロントパネルに差し込むプラグイン型光モジュールへの依存度を低減し、スイッチシャーシ内での光相互接続密度を飛躍的に向上させ、結果としてシステム全体の消費電力を最大50%削減することに成功しました。

背景・業界文脈

AIワークロードの爆発的な増加は、データセンターにおける電力消費と熱管理の課題を深刻化させています。従来の銅線ベースの相互接続や、ASICから離れた位置に配置されるプラグイン型光モジュールでは、高速化と大容量化に伴う電力効率の悪化が避けられません。ニアパッケージドオプティクス（NPO）やコパッケージドオプティクス（CPO）は、この課題を解決するための主要な技術トレンドとして浮上しており、光デバイスをプロセッサに物理的に近づけることで、システム全体の性能とエネルギー効率を向上させることを目指しています。Lessengersのガラス基板NPOは、このトレンドにおける重要なイノベーションであり、特に電力効率の面で競争優位性をもたらします。

今後の展望


Lessengersの3.2Tガラス基板NPOプラットフォームは、AIデータセンターおよびHPCファブリックにおけるネットワークスイッチの設計に大きな変革をもたらす可能性を秘めています。電力消費の50%削減は、運用コストの削減だけでなく、データセンターの持続可能性目標達成にも大きく貢献します。この技術の採用が進むことで、よりグリーンで高性能なAIインフラの構築が加速されるでしょう。今後、ガラス基板技術のさらなる進化とNPOソリューションの普及が、データセンター業界全体のエネルギー効率向上と、AI時代のコンピューティング能力の拡大を支える鍵となると予測されます。

元記事: <https://thedatacenterengineer.com/news/3-2t-near-packaged-optics-uses-glass-substrate-to-cut-ai-switch-power-50/>

収集日: 2026年10月02日 | 自動記事収集・翻訳システム (Gemini API使用)

#10 Kerr周波数マイクロコムとは | Opticaが商用化するCPO通信の性能

公開日 2026年10月02日 Optica Publishing Group / OPN (Optics & Photonics News)
アメリカ



概要

OpticaのAlexander Gaeta副社長が、ミリワット級の低消費電力かつ小型・堅牢なKerr周波数マイクロコムの商業化に向けたブレークスルーを発表しました。この技術は、既存の半導体技術と互換性のあるチップ上に実装可能であり、GPUやCPUなどの電子システムにおけるCo-Packaged Optics (CPO)として統合が容易です。これにより、データセンターや高性能コンピューティングにおける高帯域幅通信の効率が大幅に向上し、AI時代の情報処理能力のボトルネック解消に貢献することが期待されます。この革新は、光通信の次のフロンティアを拓く重要な一歩です。

主要成果

ミリワット級の低消費電力と小型化を実現したKerr周波数マイクロコムが、商業化に向けて大きな進展を遂げ、データセンターや高性能コンピューティングにおける光通信に革命をもたらす見込みです。

技術・臨床詳細

このKerr周波数マイクロコムは、わずかミリワットオーダーの消費電力で動作し、極めて小型かつ堅牢な設計が特徴です。既存の半導体製造技術と完全に互換性のあるチップ上に集積可能であり、これは大規模生産とコスト削減において極めて有利な点です。特に、GPUやCPUといった電子システムと同一パッケージ内に光デバイスを統合するCo-Packaged Optics（CPO）技術としての応用が期待されています。CPOは、電子信号と光信号の変換距離を短縮することで、信号損失と消費電力を大幅に削減し、高密度・高帯域幅のデータ伝送を可能にします。

背景・業界文脈

現代のデータセンターやAIインフラでは、演算能力の向上に伴い、チップ間およびシステム内のデータ伝送ボトルネックと電力消費の増大が深刻な課題となっています。従来の電気信号による通信は、速度と距離の限界に直面しており、光通信への移行が不可避とされています。周波数コムは、多数の均一な間隔のレーザーラインを生成する技術であり、光通信において多波長多重化（WDM）を飛躍的に進化させる可能性を秘めています。今回のKerr周波数マイクロコムの商業化は、これらの課題を解決するための技術として、その実用化の道筋が具体的に示された点で重要です。

今後の展望


この革新的なマイクロコム技術は、データセンターの相互接続だけでなく、次世代のワイヤレス通信、センサー、測量、計時など、幅広い分野での応用が期待されます。特にCPO技術としての統合は、AIチップセットの性能を最大限に引き出す上で不可欠となり、今後のAIインフラ設計に大きな影響を与えるでしょう。Opticalは、この技術が次世代の光ネットワーキングと高密度光集積回路の標準を確立すると見ており、光通信の未来を形作る上で中核的な役割を果たすことが予測されます。

元記事: https://www.optica-opn.org/home/articles/volume_37/october_2026/departments/frequency_combs_for_integrated_

収集日: 2026年10月02日 | 自動記事収集・翻訳システム (Gemini API使用)

#11 QuandelaのIII-V族量子ドット | 光量子計算のスケールアップな実現手法

公開日 2026年09月25日 Quandela フランス



概要

Quandelaは、ファウンドリ対応のIII-V族量子ドットデバイスがスケラブルなハイブリッド光量子コンピューティングのための主要な光-物質相互作用能力を提供することを実証した研究に注目しています。この成果は、スピン-光子インターフェースがシステムスケールでの統合と最適化へと移行していることを示し、フォールトトレラントな量子コンピューティング実現への道を開きます。スピン-光子インターフェースは、局所的な量子メモリ、オンデマンドの光子生成、およびシステム要素間の光リンク確立といった多機能な役割を担います。

主要成果

Quandelaは、ファウンドリ互換のIII-V族量子ドットデバイスが、スケーラブルなハイブリッド光量子コンピューティングにとって不可欠な光-物質相互作用能力を提供することを示す研究に注目しています。この成果は、スピン-光子インターフェースの実現可能性の検証段階から、フォールトトレラントな量子コンピューティングに向けたシステムスケールでの最適化と統合へと焦点を移す画期的な一歩となります。

技術・臨床詳細

この研究の中心にあるのは、量子ドットを介したスピンと光子の効率的なインターフェースです。スピン-光子インターフェースは、量子情報の局所的な記憶（量子メモリ）、必要な時に光子を生成するオンデマンド光子源、そして量子システム内の異なる要素間を接続する光リンクという複数の重要な機能を提供します。III-V族半導体は、高い発光効率と電子・光子特性の優れた制御性から、量子ドット作製に適しています。ファウンドリ互換性は、これらのデバイスを既存の半導体製造プロセスに統合できることを意味し、大量生産とコスト削減の可能性を開きます。

背景・業界文脈

量子コンピューティングは、特定の複雑な問題を解決する上で従来のコンピューターを遥かに凌駕する可能性を秘めていますが、その実現にはスケーラビリティと誤り耐性の課題が伴います。光量子コンピューティングは、光子の高速性と低相互作用性から有望なアプローチとされていますが、量子ビットの状態を効率的に操作・接続するメカニズムが必要です。スピン-光子インターフェースは、この課題に対する鍵となる技術であり、量子ドットを用いたハイブリッドシステムは、光子と固体の両方の利点を組み合わせることで、堅牢でスケーラブルな量子コンピューターの構築を目指しています。

今後の展望


スピン-光子インターフェースのシステムスケールでの最適化と統合は、フォールトトレラントな量子コンピューターの実現に向けた重要な進展です。これにより、より複雑な量子アルゴリズムを実行し、医薬品開発、材料科学、暗号解読などの分野で革新的な応用が可能になるでしょう。ファウンドリ互換のデバイスは、将来的な量子コンピューターの産業化と普及を加速させ、量子技術が社会に与える影響を拡大するための基盤を築きます。この進展は、量子コンピューティングが科学研究と産業応用の両面で「実用化」の段階に近づいていることを示唆しています。

元記事: <https://www.quandela.com/resources/blog/spin-photon-interfaces-hybrid-photonic-quantum-computing/>

収集日: 2026年10月02日 | 自動記事収集・翻訳システム (Gemini API使用)

#12 LightmatterのPassage/Guide | 光リンクによる相互接続の課題解決

公開日 2026年09月24日 The Diligence Stack アメリカ



概要

LightmatterのCEOニック・ハリスは、同社のPassage™およびGuide™製品が、非集積光（NPO）からフォトニックインターポザーを介した光リンクを構築することで、コンピューティングにおける相互接続のボトルネックを解消する戦略を語った。Lightmatterは特に、インジウムリンを300ミリメートルのシリコンフォトニクスウェハに接合する独自のアプローチにより、レーザー容量製造を変革し、信頼性課題を克服しつつ単一システムで数千の光リンクに対応するシステムを設計している。

主要成果

Lightmatter社のCEOニック・ハリスは、同社の革新的な製品であるPassage™およびGuide™が、非集積光（NPO）からフォトニックインターポザーを介した効率的な光リンクを構築することで、現代のコンピューティングシステムが直面する主要な課題である相互接続のボトルネックを解消する方針を明らかにしました。特にLightmatterは、インジウムリンを300ミリメートルのシリコンフォトニクスウェハに直接接合するという独自の手法を採用し、レーザー容量の製造プロセスを根本的に変革しようとしています。

技術・臨床詳細

LightmatterのPassage™とGuide™は、光信号をチップ間で伝送することで、従来の電氣的相互接続の限界を打ち破ることを目指しています。Passage™は、チップレットベースのアーキテクチャでデータ転送を最適化するフォトニックインターポザーとして機能し、Guide™は光リンクのルーティングと管理を担います。同社のアプローチの核心は、インジウムリン（InP）レーザーをシリコンフォトニクスウェハに直接接合する技術です。これにより、高出力で安定したレーザーを大規模に製造できるようになり、単一システム内に数千もの光リンクを実装する際の信頼性に関する課題も積極的に解決しています。従来のチップ間通信は、ワイヤーボンディングやリフローはんだ付けによる電気配線に依存していましたが、これは帯域幅、遅延、消費電力の点で限界がありました。

背景・業界文脈

AIや高性能コンピューティングの分野では、プロセッサの性能は飛躍的に向上していますが、チップ間、ボード間のデータ転送速度がボトルネックとなり、システム全体の性能向上が妨げられています。この「相互接続の壁」は、AIモデルの複雑化とデータ量の増加に伴い、ますます顕著になっています。光による相互接続は、電気信号と比較して低損失、高帯域幅、低遅延という利点を持つため、この問題を解決するための最も有望な技術とされています。Lightmatterのアプローチは、シリコンフォトニクスとIII-V族半導体（インジウムリン）の利点を組み合わせることで、光相互接続の量産性と性能を両立させようとするものです。

今後の展望


Lightmatterの技術が成功すれば、AIアクセラレータやHPCシステムのスケーラビリティとエネルギー効率が飛躍的に向上する可能性があります。特に、単一システムで数千の光リンクを信頼性高く運用できる技術は、次世代のAIデータセンターや量子コンピューティングシステムにおいて不可欠となるでしょう。同社は、独自の製造アプローチを通じて、これまで困難であった光相互接続の大規模かつコスト効率の高い導入を実現し、コンピューティングの未来を再構築することを目指しています。

元記事: <https://www.thediligencestack.com/p/executive-interview-lightmatters>

収集日: 2026年10月02日 | 自動記事収集・翻訳システム (Gemini API使用)

#13 AISTの光量子システム | スケーリングロードマップとXanaduへの投資

公開日 2026年09月26日 QubitWire 日本



概要

日本の産業技術総合研究所（AIST）が、光量子システムのスケールアップに必要な光源、検出器、制御ハードウェアの改善に関する詳細なロードマップを発表しました。これと並行して、カナダ政府はXanaduの総額C\$8.93億に上る研究開発および製造プロジェクトに対し、C\$1.95億の資金をコミットしました。この資金は、Xanaduの研究施設拡張と、光子・半導体コンポーネントのパッケージング、テスト、組み立て、集積といった先進的な量子製造能力の確立を支援することを目的としています。

主要成果

日本の産業技術総合研究所（AIST）が、光量子システムの将来的なスケーラビリティを確保するために不可欠な、光源、検出器、および制御ハードウェアの技術的改善に関するロードマップを策定しました。また、カナダ政府は、光量子コンピューティング企業のXanaduが推進する総額C\$8.93億の研究開発・製造プロジェクトに対し、C\$1.95億の資金援助を決定し、量子技術分野における国際的な協力と投資が活発化しています。

技術・臨床詳細

AISTのロードマップは、光量子システムの主要構成要素である光源、検出器、制御ハードウェアについて、それぞれ具体的な性能目標と開発経路を提示しています。スケーラブルな量子システムを実現するためには、以下のような技術的進歩が不可欠とされています。

- **高性能光源:** 安定した単一光子源や、高効率のエンタングル光子対生成源の開発。
- **高効率検出器:** 高い検出効率と低ノイズを特徴とする単一光子検出器の実現。
- **集積型制御ハードウェア:** 大規模な光量子回路を正確かつ効率的に制御するための集積型電子回路および光回路。

一方、カナダ政府が支援するXanaduのプロジェクトは、これらの技術要素を具体的に実装するための製造能力の強化に焦点を当てています。C\$1.95億の資金は、主に以下の分野に投入されます。

- **研究施設拡張:** 量子コンピューティングの研究開発を加速するための物理的インフラの拡充。
- **先進的な量子製造能力確立:** 光子および半導体コンポーネントのパッケージング、テスト、組み立て、およびシステム集積（インテグレーション）プロセスを高度化し、量産体制を確立します。これは、光量子プロセッサを実用化する上で最も困難な課題の一つであり、製造技術の成熟が市場普及の鍵となります。

これらの取り組みは、光量子コンピューティングが持つ、室温動作と既存光ファイバー網との親和性というメリットを最大限に活かし、商業的スケーラビリティを追求するものです。

背景・業界文脈

量子コンピューティングは、その計算能力から「次世代の技術」として世界中で開発競争が繰り広げられています。特に光量子コンピューティングは、そのスケーラビリティと環境親和性から注目を集めています。日本は、量子技術分野における独自の強みを活かし、AISTのような公的研究機関が戦略的なロードマップを策定することで、国際的な競争力を維持・強化しようとしています。カナダのXanaduへの大規模投資は、政府が量子技術を国の経済成長と技術主権に不可欠な要素と位置付けていることを示しています。このような政府主導の投資は、民間企業の技術革新を加速させ、グローバルな量子エコシステムの形成に寄与します。

今後の展望

AISTのロードマップとXanaduへのカナダ政府の投資は、光量子コンピューティングが実験室レベルから実用化の段階へと移行する上で不可欠な要素です。特に製造能力の強化は、量子ハードウェアの信頼性とコスト効率を向上させ、最終的にはより広範な産業分野への量子コンピューティングの導入を促進するでしょう。これらの動きは、量子コンピューティングの商業化に向けたグローバルな努力の一部であり、数年内に実用的なアプリケーションが出現する可能性を高めています。日本とカナダのこれらの取り組みは、国際的な協力が量子技術の進歩を加速させる上でいかに重要であるかを示しています。

元記事: <https://qubitwire.com/topics/photonic-computing>

収集日: 2026年10月02日 | 自動記事収集・翻訳システム (Gemini API使用)