半導体後工程

Weekly Intelligence Report

2026-06-27 | 30件 | 9カ国

troy-technical.jp

今週のキーワード

AI半導体PKG供給加速

HBM4EとCoWoS/CoPoSが市場牽引

30 件 記事数	9 カ国 対象国	12万 W/月 CoWoS能力	4.0 TB/s HBM4E帯域

今週の全30記事 — 5軸評価で読むべき記事を選ぶ

各列の見方 — 技術新規性：ブレークスルー度合い 実用化距離：製品として使える近さ 市場インパクト：業界全体への影響規模
データ信頼性：定量データ・査読の有無 日本関連度：日本の企業・サプライチェーンとの直接的関連性

#	記事タイトル	種別	技術新規性	実用化距離	市場インパクト	データ信頼性	日本関連度	一行サマリ
#01	アプライド、AI向け新システム	製品発表	●●●●○	●●●●○	●●●●○	●●●●○	●●●○○	アプライド、AI向けHBM/ロジック積層歩留向上CMP/成膜/eBeam欠陥レビュー新システム発表。
#02	TSMC、CoWoS/CoPoS能力増強	企業戦略	●●●○○	●●●○○	●●●●●	●●●○○	●●●●○	TSMC、CoWoS生産能力増強でAIチップ供給ギャップ縮小。次世代CoPoSを2027年NVIDIA「Feynman」でパイロット生産開始へ。
#03	ASE、設備投資85億ドルに上方	企業戦略	●●○○○	●●●●●	●●●●○	●●●●○	●●●○○	ASE、AI需要で2026年設備投資を85億ドルに上方修正。台湾・マレーシアで15の先進PKG拡張推進。
#04	モルガン、TSMC AI収益予測	市場予測	●○○○○	●●●●●	●●●●●	●●●○○	●●●●○	モルガン・スタンレー、TSMCのAI収益2027年863億ドル予測。CoWoS能力は依然ボトルネックと指摘。
#05	マレーシア、先進PKG投資	国家戦略	●●●○○	●●○○○	●●●○○	●●●○○	●●●○○	マレーシア政府、先進PKGに4000万ドル投資。HBM4テストチップ開発で世界市場7%獲得目指す。
#06	シンガポール、AI材料ハブ	技術提携	●●●●○	●●○○○	●●●○○	●●○○○	●●○○○	ATLANT 3D等がシンガポールにAI駆動型材料開発ハブ設立。DALP®活用し半導体・先進PKG材料開発加速。
#07	Samsung、HCBで熱管理優位	学術論文	●●●●○	●●●○○	●●●●○	●●●●●	●●●●○	Samsung、HBM4E向けハイブリッド銅ボンディングで熱管理優位性を実証。スタック高15%薄化、信頼性向上。
#08	HBM4EボトルネックはCoWoS	市場分析	●●○○○	●●●●○	●●●●●	●●●○○	●●●●○	SK hynixとSamsungがHBM4Eサンプル出荷開始も、TSMC CoWoS能力がボトルネックと指摘。
#09	Samsung/SK Hynix HBM増強	企業戦略	●●○○○	●●●●●	●●●●○	●●●○○	●●●●○	SamsungとSK hynix、HBM生産能力を大幅増強。SamsungはHBM4に半数割り当て2026年末月産25万枚。
#10	TSMC、CoPoSガラス基板加速	技術開発	●●●●○	●●●○○	●●●●●	●●●○○	●●●●●	TSMC、ガラスコア基板でCoPoSパッケージング加速。コスト30%削減、ウェハ利用率90%超目標。Ibidenと共同開発。
#11	レゾナック、HFガス国内生産	企業戦略	●●○○○	●●●●○	●●●○○	●●●●○	●●●●●	レゾナック、2026年中に徳山工場で半導体向け高純度フッ化水素ガス生産開始。国内供給体制を強化。
#12	Imec、光I/O研究員募集	研究募集	●●●○○	●○○○○	●●○○○	●●○○○	●●○○○	Imec、AI/HPC向け光インターコネクトのマイクロ流体＆フォトニクスPKG博士研究員募集。アンダーフィル課題解決へ。
#13	Imec、FeFET開発加速	学術論文	●●●●●	●○○○○	●●●○○	●●●●○	●●●○○	Imec、AI向けFeFET開発加速。垂直積層IGZOベースFeFETアーキテクチャ実証、動作電圧低減。
#14	モルガン、CoWoS需要上方修正	市場予測	●○○○○	●●●●●	●●●●●	●●●○○	●●●●○	Morgan Stanley、2027年CoWoS需要予測を269万ウェハに上方修正。CPUとASICが新たな牽引役。

#	記事タイトル	種別	技術新規性	実用化距離	市場インパクト	データ信頼性	日本関連度	一行サマリ
#15	Imec、チップレット設計推進	解説記事	●●●○○	●●○○○	●●●●○	●●●●○	●●●○○	Imec、モノリシックASICからチップレット設計への移行推進。AI/HPC向け高帯域幅・低エネルギー実現。
#16	2D材料トランジスタ、300mm	学術論文	●●●●●	●○○○○	●●●●○	●●●●○	●●●○○	ASML/TSMC/Imec、2D材料トランジスタでブレークスルー。300mmウェハでの業界対応統合を達成。
#17	Hanmi、SK Hynixから受注	製品紹介	●●○○○	●●●●○	●●●●○	●●●○○	●●●●○	Hanmi、SK hynixからHBM4生産向けTC Bonder受注。先端PKG装置市場が活況。
#18	半導体スタートアップ投資多様化	市場レポート	●●○○○	●●●●●	●●●●●	●●●○○	●●●●○	半導体スタートアップ投資が多様化。TSMC CoWoS生産能力は2026年末に4倍増へ。
#19	ASE、PKG能力拡張計画	企業戦略	●●○○○	●●●●●	●●●●○	●●●●○	●●●○○	ASE、AIチップ需要で大規模PKG能力拡張。2026年LEAP収益目標を35億ドル以上に上方修正。
#20	シンガポール輸出、高成長	市場レポート	●●○○○	●●●●●	●●●○○	●●●○○	●●○○○	シンガポール輸出22年ぶり高成長。Micron HBMパッケージング施設、UMC 22nm生産が貢献。
#21	SK Hynix、HBM4Eサンプル出荷	製品発表	●●●●○	●●●●○	●●●●●	●●●●○	●●●●○	SK hynix、先進MR-MUF採用12層HBM4Eサンプル出荷。電力効率20%以上、耐熱性17%改善。
#22	TSMC/Amkor、米国PKG提携	企業戦略	●●○○○	●●●●●	●●●●●	●●●○○	●●○○○	TSMCとAmkor、米国の先端チップPKG能力強化へ10年提携。アリゾナCoWoS連携。
#23	OSAT、収益大幅成長	市場レポート	●○○○○	●●●●●	●●●●○	●●●○○	●●●○○	OSATベンダー、AI関連先端PKG需要で2026年Q1収益大幅成長。ASE 18%増、Amkor 25%増。
#24	BESI、HB需要で目標上方修正	企業戦略	●●●○○	●●●●●	●●●●●	●●●●○	●●●●○	BESI、ハイブリッドボンディング需要急増で長期売上高目標を22億ユーロに、営業利益率目標を45%に上方修正。
#25	TSMC CoWoS供給制約解消	市場分析	●●○○○	●●●●●	●●●●●	●●●○○	●●●●○	TSMC CoWoS生産能力拡大でNVIDIA B300供給制約解消。リードタイム8～16週間に短縮。
#26	Analog Tech、防衛PKG提供	製品紹介	●●○○○	●●●●●	●●○○○	●●○○○	●○○○○	Analog Technologies、防衛システム向けに熱管理・小型化特化の先端PKGを提供。
#27	Applied、DRAM/PKG新システム	製品発表	●●●●○	●●●●○	●●●●○	●●●●○	●●●○○	Applied Materials、AI向けDRAM/先端PKG加速の新システム発表。エピタキシー、CMP、e-beam検査技術を投入。
#28	ATLANT 3D、AI材料ハブ	技術提携	●●●●○	●●○○○	●●●○○	●●○○○	●●○○○	ATLANT 3D等がシンガポールにAI駆動型材料発見ハブ設立。DALP®活用し半導体・先端PKG分野のイノベーション加速。
#29	HBM4E、高性能メモリ市場席巻	市場予測	●●●●○	●●●○○	●●●●●	●●●○○	●●●●○	HBM4E、2026年後半～2027年に市場席巻へ。シングルスタック帯域幅4.0TB/s、容量48GB以上。
#30	SK Hynix、AI/HBM投資成功	企業戦略	●●○○○	●●●●●	●●●●○	●●●○○	●●●○○	SK hynix、AIとHBMへの早期投資で市場価値がSamsungを上回る。NVIDIA需要に対応し生産能力拡大。

●●●●○ High ●●●○○ Med-High ●●○○○ Med ●○○○○ Low | 背景黄色＝注目記事

今週、判断に影響しうる3つの問い

❶AIチップの供給制約は本当に解消されるのか？

TSMCのCoWoS生産能力が大幅に拡大し、NVIDIA B300サーバーのリードタイムが8～16週間に短縮されたとの報告がある（#25）。しかし、CoWoS需要予測も上方修正されており（#14）、CoPoSへの移行も示唆される中（#02, #10）、自社のAIロードマップに合わせた調達戦略は万全か。

❷次世代HBM4Eの熱問題と電力効率改善にどう対応するか？

SK hynixはMR-MUF（#21）、Samsungはハイブリッド銅ボンディング（#07）でHBM4Eの電力効率20%以上、耐熱性17%改善を実証。自社製品の熱設計やパッケージング材料・プロセスは、この性能要求に対応できるか。

❸ガラスコア基板とAI駆動型材料開発は、日本の材料メーカーにとって機会か脅威か？

TSMCがCoPoSでガラスコア基板を加速し、Ibidenと共同開発（#10）。シンガポールではAI駆動型材料開発ハブが設立された（#06）。日本の材料技術の優位性を維持し、新たな市場機会を捉えるための戦略は描けているか。

日本企業にとっての「機会 vs 脅威」

日本企業にとっての「機会 vs 脅威」マトリクス



項目	象限	↑ 機会	↓ 脅威
● CoWoS供給	機会大	AIチップ調達加速	供給過剰リスク
● CoPoS/GCS	注意	新材料・装置需要	技術転換の遅れ
● HBM4E技術	注意	高性能メモリ需要	競争激化/追従
● HB装置	機会大	先端PKG装置需要	競争激化
● PKG装置	機会大	AI向けPKG装置	装置投資負担
● OSAT投資	注意	OSAT市場拡大	サプライヤー集中
● 国内HFガス	参考	国内供給安定	市場規模限定
● 次世代素子	参考	長期R&D;機会	実用化距離遠い

深掘り ① — HBM4Eの性能を飛躍させるMR-MUF技術

#21 | 2026/06/22 | Advanced Packaging News | 技術新規性●●●●○ 実用化距離●●●●○ 市場インパクト●●●●● データ信頼性●●●●○ 日本関連度●●●●○

SK hynixが12層HBM4Eのサンプル出荷を開始。Advanced MR-MUFパッケージング技術により、単一スタックで48GB容量、最大16Gbpsデータ転送速度を実現。HBM4比で電力効率20%以上、耐熱性17%改善を達成し、AI半導体の性能と信頼性を飛躍的に高める。

MR-MUFは、熱圧縮ボンディング後に液状アンダーフィル材を一括硬化させる技術で、熱伝導性向上と均一な充填により、高積層HBMの熱管理と接続信頼性を改善。AI/HPC向け大規模モデルの効率と速度向上に不可欠な技術。

> ▶ 技術者の視点
>
> SK hynixのHBM4Eは、電力効率20%以上、耐熱性17%改善と具体的な数値を示しており、これは高積層化が進むHBMの熱問題解決に大きく貢献する。特にMR-MUFは、アンダーフィル材の均一充填と熱拡散経路形成が鍵となるが、高粘度材のボイドフリー充填や、異なるCTEを持つ材料間の応力緩和が実用化に向けた課題として残る。 【機会】日本の材料メーカーは、高熱伝導性・低CTE・低粘度でボイドフリー充填が可能なMR-MUF用アンダーフィル材や、熱膨張を抑える基板材料の開発で大きなビジネスチャンスがある。また、MR-MUFプロセスに対応する装置メーカーにも需要が拡大する。 【脅威】これらの先進材料・プロセス技術への対応が遅れると、HBMサプライチェーンにおける日本の存在感が低下する可能性がある。 【次のアクション】R&D;部門は、次世代HBM向けアンダーフィル材の熱特性・レオロジー特性評価を急ぎ、材料開発ロードマップをHBMメーカーと共有すること。調達部門は、HBM4Eの採用動向を注視し、サプライヤーとの連携を強化すること。

深掘り ② — CoWoSの次世代を担うガラスコア基板CoPoS

#10 | 2026/06/20 | Wccftech | 技術新規性●●●●○ 実用化距離●●●○○ 市場インパクト●●●●● データ信頼性●●●○○ 日本関連度●●●●●

TSMCは、CoWoSを代替する次世代パッケージング技術CoPoSの開発を加速。日本のIbidenとInnoluxとの共同開発によるガラスコア基板を活用し、2028年以降の超大型AIチップ向けにコスト30%削減、ウェハ利用率90%超を目指す。

ガラス基板は、優れた平面度、低熱膨張係数、電力完全性向上を提供し、大型AI GPUパッケージの反りや熱応力問題を軽減。パネルレベルパッケージングにより、ウェハの幾何学的廃棄物も大幅に削減される。

> ▶ 技術者の視点
>
> ガラスコア基板の採用は、CoWoSの物理的・経済的限界を打破する画期的なアプローチであり、特に大型化するAIチップのパッケージングにおいて反りや熱膨張の問題を根本的に解決する可能性が高い。コスト30%削減、ウェハ利用率90%超という目標は非常に野心的だが、ガラスの特性を活かせれば実現可能だろう。ただし、ガラスの脆性や加工難易度、既存設備との互換性、そしてABF材料との界面接着性など、克服すべき課題は多い。 【機会】日本のガラスメーカー、ABFフィルムメーカー（味の素）、基板メーカー（Ibiden）は、この技術シフトの最前線にいる。特に高精度ガラス加工技術や、ガラスとABFの密着性を高める材料・プロセス開発で大きな優位性を築ける。
> 【脅威】ガラス基板技術への投資判断が遅れると、次世代PKG市場での競争力を失うリスクがある。 【次のアクション】R&D;部門は、ガラス基板とABF材料の界面接着性、熱応力シミュレーション、およびガラス加工技術のロードマップを緊急で策定・実行すること。経営企画部門は、ガラスコア基板サプライチェーンへの参入戦略を検討すること。

深掘り ③ — 300mmウェハで実現する2D材料トランジスタの未来

#16 | 2026/06/21 | The cleanroom Portal | 技術新規性●●●●● 実用化距離●○○○○ 市場インパクト●●●●○ データ信頼性●●●●○ 日本関連度●●●○○

ImecはASML、TSMCと協力し、2D材料（MoS2など）に基づくn型およびp型FETの300mmウェハでの堅牢かつスケーラブルな統合アプローチを発表。これは、2D材料トランジスタを産業用途に近づけ、半導体微細化の次なるフロンティアを開拓する画期的な成果。

極薄原子層構造の2D材料は、短チャネル効果抑制や低消費電力の可能性を持つが、大面積での均一な集積が課題だった。今回のブレークスルーは、均一な材料成長、界面品質最適化、n/p型FET統合、スケーラブルなプロセスを実現した。

> ▶ 技術者の視点
>
> 2D材料トランジスタの300mmウェハでの統合は、ムーアの法則の限界を超えるための重要な一歩であり、学術的ブレークスルーと言える。しかし、実用化にはまだ多くの課題が残る。特に、材料の欠陥密度低減、長期信頼性、そして既存CMOSプロセスとの互換性確保が重要。発表された成果は研究室レベルの検証であり、量産技術としての成熟には5年以上の時間が必要だろう。 【機会】日本の材料メーカーは、高純度2D材料の合成技術や、2D材料とゲート誘電体間の界面制御技術で貢献できる。装置メーカーは、2D材料の精密成膜・パターニング装置開発で先行できる可能性がある。 【脅威】この基礎技術の動向を注視し、早期にR&D;投資を行わないと、将来の半導体材料・装置市場で後れを取るリスクがある。 【次のアクション】R&D;部門は、2D材料の特性評価と、既存の半導体製造プロセスへの統合可能性に関する基礎研究を強化すること。経営企画部門は、次世代半導体技術ロードマップにおける2D材料の位置付けを定期的に評価し、戦略的投資の機会を模索すること。

その他の注目記事

TSMC CoWoS生産能力が大幅に拡大、NVIDIA B300サーバーの供給制約を解消、リードタイムも8～16週間に短縮 (Contrary Research)
技術新規性●●○○○ 実用化距離●●●●● 市場インパクト●●●●●

AIチップ供給のボトルネック解消は市場全体に大きな影響。調達戦略の見直しと、関連材料・装置の需要変動に注意が必要。

Samsung、HBM4E向けハイブリッド銅ボンディング技術で熱管理の明確な優位性を実証 (ET News)
技術新規性●●●●○ 実用化距離●●●○○ 市場インパクト●●●●○

HBMの熱問題解決に不可欠なハイブリッドボンディング技術。日本のボンディング装置・材料メーカーにとって大きな機会。

BE Semiconductor Industries (BESI)、ハイブリッドボンディング需要の急増で長期売上高目標を22億ユーロに、営業利益率目標を45%に上方修正 (Bits&Chips;)
技術新規性●●●○○ 実用化距離●●●●● 市場インパクト●●●●●

ハイブリッドボンディング装置市場の活況は、先端パッケージングへの投資が加速している証拠。日本の装置メーカーは競争力強化を。

TSMC、AIチップ向けCoWoS生産能力を増強、次世代CoPoSも2027年にNVIDIA「Feynman」でパイロット生産開始へ (Futuretech Components)
技術新規性●●●○○ 実用化距離●●●○○ 市場インパクト●●●●●

CoWoSの供給改善とCoPoSへの移行は、日本の基板・材料メーカーにとって新たなビジネスチャンス。

レゾナック、2026年中に徳山工場で半導体向け高純度フッ化水素ガス生産開始、国内供給体制を強化 (Resonac)
技術新規性●●○○○ 実用化距離●●●●○ 市場インパクト●●●○○

国内半導体サプライチェーンの強靭化に貢献。高純度ガス供給の安定化は日本の半導体産業にとって重要。

今週のアクション提案

記事評価マトリクスと機会/脅威分析を踏まえたアクション提案です。

即時（今週中）

- 【調達】TSMC CoWoS供給改善（#25）に伴うAIチップのリードタイム短縮を再確認し、自社製品の生産計画への影響を評価。
- 【R&D;/材料】HBM4Eの熱管理技術（#21, #07）動向を調査し、自社材料・プロセス技術の競争優位性を再評価。

短期（1ヶ月）

- 【経営企画】TSMCのCoPoS/ガラスコア基板戦略（#10）が、自社のPKG材料・装置事業に与える影響を分析し、対応戦略の検討を開始。
- 【R&D;/半導体PKG】ハイブリッドボンディング装置市場の活況（#24）を受け、最新のボンディング技術動向を調査し、自社PKGプロセスのロードマップに反映。

中長期（四半期～）

- 【R&D;/基礎研究】2D材料トランジスタ（#16）や強誘電体メモリ（#13）など、次世代半導体技術の基礎研究動向を継続的に追跡し、将来的な技術シーズ探索に繋げる。
- 【事業開発】マレーシア政府の先進PKG投資（#05）やシンガポールの材料開発ハブ（#06）など、アジア地域の半導体エコシステム強化の動きを注視し、新たな事業提携機会を模索。

---

troy-technical.jp 独自キュレーション。記事著作権は各原著作者に帰属。 | Gemini API + Claude | 2026-06-27

半導体後工程 採用記事全文集

出力日: 2026-06-27

採用記事数: 30 件

収録記事一覧

#01 アプライド マテリアルズ、AI向けDRAMと先進パッケージング加速の新システムを発表

#02 TSMC、AIチップ向けCoWoS生産能力を増強、2026年末までに供給ギャップを20%から10%へ縮小。次世代CoPoSも2027年にNVIDIA「Feynman」でパイロット生産開始へ

#03 ASEテクノロジーホールディング、AI需要急増で2026年設備投資を85億ドルに上方修正、台湾・マレーシアで15の生産能力拡張プロジェクト推進

#04 モルガン・スタンレー、TSMCのAI関連収益が2027年までに218%増の863億ドルに達すると予測、CoWoS能力は依然ボトルネック

#05 マレーシア政府、先進半導体技術開発に1億8500万リンギット（約4000万ドル）を投資、HBM4テストチップ開発で世界市場7%獲得目指す

#06 ATLANT 3D、A*STAR IMRE、NAMICがシンガポールにAI駆動型材料開発ハブを設立

#07 Samsung、HBM4E向けハイブリッド銅ボンディング技術で熱管理の明確な優位性を実証

#08 韓国HBM4E競争のボトルネックはTSMCのCoWoSパッケージング能力、SK hynixとSamsungが出荷開始

#09 SamsungとSK hynix、HBM生産能力を大幅増強：SamsungはHBM4に半数を割り当て2026年末までに月産25万枚

#10 TSMC、ガラスコア基板でCoPoSパッケージングを加速：コスト30%削減、ウェハ利用率90%超を目標

#11 レゾナック、2026年中に徳山工場で半導体向け高純度フッ化水素ガス生産開始、国内供給体制を強化

#12 Imec、AI・HPC向け光インターコネクトのマイクロ流体＆フォトニクスパッケージング博士研究員を募集

#13 Imec、AIシステム向け強誘電体メモリ（FeFET）開発を加速：垂直積層IGZOベースFeFETアーキテクチャを実証

#14 Morgan Stanley、2027年までのCoWoS需要予測を269万ウェハに上方修正：CPUとASICが新たな牽引役に

#15 Imec、チップレットベース設計への移行を推進：モノリシックASICからAI・HPC向け高帯域幅・低エネルギーを実現

#16 ASML、TSMC、Imecが2D材料トランジスタでブレークスルー：300mmウェハでの業界対応統合を達成

#17 Hanmi Semiconductor、SK hynixからHBM4生産向け442億ウォン相当のTC Bonderを受注、先端パッケージング装置市場が活況

#18 半導体スタートアップ投資、AIアクセラレーターからインターコネクト・パッケージング等へ多様化、TSMC CoWoS生産能力は2026年末に4倍増へ

#19 ASE Technology Holding、AIチップ需要急増に対応し15の新拠点を含む大規模なパッケージング能力拡張計画、2026年LEAP収益目標を35億ドル以上に上方修正

#20 シンガポール輸出、2026年5月に22年ぶり高成長を記録：Micron HBMパッケージング施設が貢献、UMC 22nm生産も開始

#21 SK hynix、先進MR-MUFパッケージング採用の12層HBM4Eサンプル出荷：HBM4比で電力効率20%以上、耐熱性17%改善を実現

#22 TSMCとAmkor Technology、米国の先端チップパッケージング能力強化へ10年間の戦略的提携を締結

#23 OSATベンダー、AI関連先端パッケージング需要に牽引され2026年第1四半期に大幅な収益成長：ASE 18%増、Amkor 25%増

#24 BE Semiconductor Industries (BESI)、ハイブリッドボンディング需要の急増で長期売上高目標を22億ユーロに、営業利益率目標を45%に上方修正

#25 TSMC CoWoS生産能力が大幅に拡大、NVIDIA B300サーバーの供給制約を解消、リードタイムも8～16週間に短縮

#26 Analog Technologies、高度な熱管理と小型化を要求する防衛システム向けに専門的な先端パッケージングを提供

#27 Applied Materials、DRAMおよび先端パッケージング向け新システム発表：AIチップ製造を加速するエピタキシー、CMP、e-beam検査技術を投入

#28 ATLANT 3D、A*STAR IMRE、NAMICがシンガポールでAI駆動型材料発見ハブを設立、半導体・先端パッケージング分野のイノベーションを加速

#29 HBM4E、2026年後半から2027年に高性能メモリ市場を席巻へ：シングルスタック帯域幅最大4.0TB/s、容量48GB以上でAIモデルを高速化

#30 SK hynix、AIとHBMへの早期戦略的投資が市場価値でSamsungを上回る要因に：NVIDIA需要に対応し生産能力を拡大

#01 アプライド マテリアルズ、AI向けDRAMと先進パッケージング加速の新システムを発表

公開日 2026年06月25日　Applied Materials, Inc.　アメリカ

001_アプライド マテリアルズ、AI向けDRAMと先進パッケージング加速の新システムを発表

概要

アプライド マテリアルズは、次世代AIを強化する高度な3Dチップアーキテクチャ構築のための新しいチップ製造システム群を発表しました。この新システム群には、HBMおよびロジックチップスタッキングの歩留まりを向上させるCMPおよび成膜システム、先進パッケージング向けeBeam欠陥レビューシステムなどが含まれます。これらの革新的な材料工学ソリューションは、DRAMと先進パッケージングにおける生産性を飛躍的に高め、AIチップの急速な進化を支援します。

詳細

主要成果

アプライド マテリアルズは、AI時代に不可欠な次世代3Dチップアーキテクチャの製造を加速させる新たな材料工学システム群を発表しました。この革新的なソリューションは、特にHBM (High Bandwidth Memory) とロジックチップの垂直積層プロセスにおいて、歩留まりと性能の向上に貢献します。

技術詳細

新システム群には、以下の主要技術が含まれています:

- **先進CMP (Chemical Mechanical Planarization) システム**: HBMやロジックチップの積層において、極めて平坦な表面を形成し、各層間の電気的接続の信頼性を大幅に高めます。これにより、3Dスタッキングプロセスの歩留まりが改善されます。
- **高性能成膜システム**: 極薄かつ均一な層を形成することで、インターコネクトの性能を最適化し、信号伝送の遅延を最小限に抑えます。特に、HBMのTSV (Through-Silicon Via) プロセスにおいて重要な役割を果たします。
- **eBeam欠陥レビューシステム**: 先進パッケージングの複雑な構造内で発生する微細な欠陥を、高精度かつ高速で特定します。これにより、製品の信頼性が向上し、製造コストの削減にも寄与します。

これらの技術は、従来の2Dスケーリングの限界に直面する半導体業界において、3D統合を現実のものとするための基盤を提供します。特に、AIアプリケーションで要求される膨大なデータ処理能力と低消費電力を実現するために、HBMやチップレット技術の進化が不可欠であり、アプライド マテリアルズの新システムはこれらの課題に対応します。

背景・業界文脈

AIの爆発的な普及により、データセンターやエッジデバイスにおける計算能力の需要はかつてないほど高まっています。これに伴い、高帯域幅で低遅延のメモリ、そして複数のチップを効率的に統合する先進パッケージング技術が、半導体業界の最重要課題となっています。アプライド マテリアルズは、長年にわたる材料工学の専門知識を活用し、この市場の要求に応えることで、AI半導体サプライチェーンにおける自社の地位をさらに強化する狙いです。

今後の展望

同社は、これらの新システムがAIチップの設計と製造におけるボトルネックを解消し、より高性能で電力効率の高いAIプロセッサの市場投入を加速させると期待しています。この技術革新は、AI、HPC（高性能コンピューティング）、データセンターといった成長分野における半導体産業全体の競争力向上に大きく貢献するでしょう。

元記事: https://ir.appliedmaterials.com/news-releases/news-release-details/applied-materials-introduces-new-systems-accelerate-dram-and

収集日: 2026年06月26日 | 自動記事収集・翻訳システム (Gemini API使用)

#02 TSMC、AIチップ向けCoWoS生産能力を増強、2026年末までに供給ギャップを20%から10%へ縮小。次世代CoPoSも2027年にNVIDIA「Feynman」でパイロット生産開始へ

公開日 2026年06月22日　Futuretech Components / Daily Beirut　台湾

002_TSMC、AIチップ向けCoWoS生産能力を増強、2026年末までに供給ギャップを20%から10%へ

概要

TSMCは、AIアクセラレータおよびHPC（高性能コンピューティング）アプリケーションからの需要増大に対応するため、CoWoS（Chip-on-Wafer-on-Substrate）先進パッケージングの生産能力を大幅に拡大しています。現在の約20%とされるCoWoSの需給ギャップは、2026年末までに約10%へと縮小する見込みです。さらに、TSMCは次世代のCoPoS（Chip-on-Panel-on-Substrate）技術の開発ロードマップを推進しており、2027年にはNVIDIAの次期プラットフォーム「Feynman」がこの技術を最初に採用し、パイロット生産を開始する予定です。

詳細

主要成果

TSMCは、人工知能（AI）アクセラレータおよび高性能コンピューティング（HPC）市場からの前例のない需要に対応するため、CoWoS（Chip-on-Wafer-on-Substrate）先進パッケージングの生産能力を急ピッチで増強しています。その結果、現在約20%とされているCoWoSの需給ギャップは、2026年末までに約10%まで縮小すると予測されています。この動きは、AIチップの供給不足の緩和に大きく貢献するでしょう。

技術・生産詳細

CoWoSは、複数のロジックダイとHBM（高帯域幅メモリ）をシリコンインターポーザー上に統合し、その全体を基板に接続する2.5D/3Dパッケージング技術です。これにより、データ転送速度と電力効率が大幅に向上し、AIモデルの複雑な計算処理に必要な性能を実現します。TSMCは、この技術において業界をリードしており、主要なAIチップメーカーに不可欠なサービスを提供しています。

さらに、TSMCは次世代パッケージング技術であるCoPoS（Chip-on-Panel-on-Substrate）の開発も積極的に進めています。CoPoSは、より大きなパネル基板を活用することで、一度に処理できるチップ数を増やし、CoWoSと比較して製造コストの削減とスループットの向上を目指します。このCoPoS技術は、2027年にパイロット生産を開始する計画であり、NVIDIAの次期AIプラットフォームである「Feynman」が、この革新的な技術を最初に採用する製品の一つとなる見込みです。CoPoSの導入は、ガラスコア基板の利用によってさらにコストを削減し、ウェハー利用効率を高める可能性も指摘されています。

背景・業界文脈

AIの進化は、半導体業界に新たな成長の波をもたらしていますが、高性能AIチップの生産には、従来の製造プロセスでは対応できない新たな課題が伴います。特に、HBMとロジックチップの緊密な統合は、AIアクセラレータの性能を決定づける重要な要素です。CoWoSおよびCoPoSのような先進パッケージング技術は、この統合を実現するための鍵であり、TSMCの積極的な投資は、同社の市場リーダーシップを維持し、AIエコシステムの発展を支える戦略的な動きと言えます。

今後の展望

CoWoSの生産能力拡大とCoPoSの導入は、AIチップの供給不足を緩和し、より多くのAI製品が市場に投入されることを可能にします。これにより、AI技術の普及がさらに加速し、自動運転、クラウドコンピューティング、エッジAIなど、様々な分野でのイノベーションが促進されるでしょう。TSMCのこれらの取り組みは、今後の半導体製造技術の方向性を決定づける重要なマイルストーンとなる可能性があります。

元記事: https://www.ftcelectronics.com/news/Electronics-Weekly-News-June-15-21,2026

収集日: 2026年06月26日 | 自動記事収集・翻訳システム (Gemini API使用)

#03 ASEテクノロジーホールディング、AI需要急増で2026年設備投資を85億ドルに上方修正、台湾・マレーシアで15の生産能力拡張プロジェクト推進

公開日 2026年06月25日　SemiMedia　台湾

003_ASEテクノロジーホールディング、AI需要急増で2026年設備投資を85億ドルに上方修正、台湾・マレ

概要

世界最大のOSAT（Outsourced Semiconductor Assembly and Test）プロバイダーであるASE Technology Holdingは、AIサーバー、HPC（高性能コンピューティング）、先進パッケージングからの強い需要を受け、2026年の設備投資計画を従来の70億ドルから85億ドルへと大幅に引き上げました。同社は、先進パッケージングおよびテスト事業が2026年に前年比で2倍の成長を遂げると予測しており、台湾とマレーシアを中心に15の生産能力拡張プロジェクトを進行中です。この積極的な投資は、AIチップの急速な市場拡大に対応し、業界のボトルネック解消に貢献することを目指しています。

詳細

主要成果

世界最大の半導体後工程サービスプロバイダーであるASE Technology Holdingは、AIサーバー、HPC（高性能コンピューティング）、および先進パッケージングに対する前例のない需要の高まりを受けて、2026年の設備投資（Capex）計画を当初の70億ドルから85億ドルへと、約21.4%の大幅な上方修正を発表しました。この戦略的投資は、AIチップの供給網における先進パッケージングのボトルネックを解消し、市場の急速な成長を支援することを目的としています。

事業・投資詳細

ASE Technology Holdingは、半導体の組み立て、テスト、および材料サービス（OSAT）を専門としており、特に先進パッケージング技術において業界を牽引しています。同社は、2026年に先進パッケージングおよびテスト事業の収益が前年比で2倍に成長すると強気な見通しを示しており、この成長を支えるために積極的な設備投資が不可欠であると判断しました。

具体的には、同社は台湾とマレーシアの主要拠点において、合計15の生産能力拡張プロジェクトを進めています。これらのプロジェクトは、フリップチップ、2.5D/3D積層、チップレット統合など、最新の先進パッケージング技術の生産能力を増強することを目的としています。マレーシアは、特に半導体後工程産業の重要なハブとして、ASEのグローバル戦略において中心的な役割を担っています。

背景・業界文脈

AIの爆発的な普及は、より複雑で高性能な半導体パッケージングに対する需要を劇的に高めています。特に、NVIDIAのGPUやAMDのMIシリーズなど、AIアクセラレータは複数のダイと高帯域幅メモリ（HBM）を統合する先進パッケージング技術（例: CoWoS）を必要とします。このような背景から、OSAT企業は半導体サプライチェーンにおける不可欠な存在となっており、AIチップの性能向上とコスト効率化の鍵を握っています。ASEの設備投資拡大は、この巨大な市場機会を捉え、競争力を強化するための直接的な対応です。

今後の展望

ASE Technology Holdingの85億ドルに及ぶ設備投資計画は、AI半導体市場の継続的な成長に対する同社の強い自信を示しています。この投資により、同社は先進パッケージング分野でのリーダーシップをさらに固め、顧客であるファブレス企業やIDM（垂直統合型デバイスメーカー）が次世代AIチップを迅速に市場投入できるよう支援するでしょう。台湾とマレーシアでの生産能力拡張は、アジア太平洋地域が引き続き世界の半導体サプライチェーンの中核を担うことを裏付けており、AI時代の技術革新を加速させる重要な要因となることが期待されます。

元記事: https://www.semimedia.cc/ase-raises-2026-capex-to-8-5-billion-as-ai-drives-advanced-packaging-demand/

#04 モルガン・スタンレー、TSMCのAI関連収益が2027年までに218%増の863億ドルに達すると予測、CoWoS能力は依然ボトルネック

公開日 2026年06月25日　HTX Insights (Morgan Stanleyレポート引用)　国際

004_モルガン・スタンレー、TSMCのAI関連収益が2027年までに218%増の863億ドルに達すると予測

概要

モルガン・スタンレーの最新レポートによると、TSMCのAI関連収益は驚異的な成長を見せ、2027年までに863億ドルに達する見込みで、これは2026年の271億ドルから218%の増加となります。しかしながら、この急速な成長を支える上で、CoWoS（Chip-on-Wafer-on-Substrate）先進パッケージング能力が引き続き重要なボトルネックとして指摘されています。2027年には世界のCoWoS需要が269.4万ユニットに達すると予想される中、TSMCおよび非TSMCサプライヤーの生産能力拡大を合わせても、依然として供給不足が生じると見られています。

詳細

主要成果

モルガン・スタンレーの最新の調査レポートは、半導体業界におけるTSMCのAI関連事業の驚異的な成長ポテンシャルを浮き彫りにしています。レポートによると、TSMCのAI関連収益は2027年までに863億ドルという大幅な増加を達成すると予測されており、これは2026年の271億ドルと比較して218%という驚異的な成長率を示します。この急成長の裏側で、AIチップの高性能化に不可欠なCoWoS（Chip-on-Wafer-on-Substrate）先進パッケージングの生産能力が、依然として市場の主要なボトルネックとなっていることが強調されています。

市場予測と技術的課題

モルガン・スタンレーの分析は、AIチップ市場の爆発的な拡大が、TSMCの収益構造を大きく変革していることを示唆しています。AI関連チップの需要は、データセンター、HPC（高性能コンピューティング）、およびエッジAIデバイスの普及によって加速しており、これらのアプリケーションは極めて高度なパッケージング技術を要求します。CoWoSは、複数のロジックダイとHBM（高帯域幅メモリ）を統合することで、チップ間のデータ伝送速度と電力効率を最大化する、現在最も需要の高い先進パッケージング技術の一つです。

レポートは、2027年には世界のCoWoS需要が年間269.4万ユニットに達すると具体的な数値を挙げて予測しています。これに対し、TSMCおよび他のOSAT（Outsourced Semiconductor Assembly and Test）プロバイダーによる積極的な生産能力増強努力にもかかわらず、供給がこの需要に追いつかない見通しです。この継続的な供給不足は、AIチップの市場投入スケジュールや、AIインフラの展開速度に直接的な影響を与える可能性があります。

背景・業界文脈

半導体製造の最先端技術において、CoWoSはチップレットや3Dスタッキングといった次世代アーキテクチャを実現するための鍵を握っています。TSMCは、この分野の技術リーダーであり、NVIDIAなどの主要なAIチップ設計企業にとって不可欠な製造パートナーです。しかし、CoWoSプロセスの複雑さと、高精度な装置や熟練した技術者を必要とする特性が、生産能力の迅速な拡大を難しくしています。このボトルネックは、半導体サプライチェーン全体の課題であり、AI技術の普及速度を左右する重要な要素となっています。

今後の展望

CoWoSの供給制約は、短期的にはAIチップ市場の成長を抑制する要因となり得ますが、同時にOSAT業界全体の投資を促進し、新たな技術革新を促す可能性も秘めています。TSMCはCoPoS（Chip-on-Panel-on-Substrate）のような次世代パッケージング技術への投資も進めており、将来的にはこれらの新技術がCoWoSのボトルネックを緩和する解決策となることが期待されます。投資家や業界関係者は、CoWoSの供給動向とTSMCの生産能力拡大戦略を注視し、AI時代の半導体市場の動きを見極める必要があるでしょう。

元記事: https://www.htx.com/news/report-analysis-tsmcs-ai-revenue-to-double-by-2027-cowos-cap-oSW4K9y0/

#05 マレーシア政府、先進半導体技術開発に1億8500万リンギット（約4000万ドル）を投資、HBM4テストチップ開発で世界市場7%獲得目指す

公開日 2026年06月26日　Malay Mail / Digital News Asia　マレーシア

005_マレーシア政府、先進半導体技術開発に1億8500万リンギット（約4000万ドル）を投資、HBM4テス

概要

マレーシア科学・技術・イノベーション省（Mosti）は、先進半導体パッケージング技術の国産能力強化を目指し、1億8500万リンギット（約4000万ドル）の研究開発、イノベーション、商業化、経済（RDICE）プログラムを開始しました。この大規模な取り組みは、マレーシアが世界の先進パッケージング市場において7%のシェアを獲得することを目標に掲げ、国内の5つの半導体企業と複数の大学・研究機関が連携して、次世代HBM4テストチップの概念実証（PoC）開発に焦点を当てます。これにより、マレーシアはAI時代の半導体サプライチェーンにおける戦略的地位を向上させることを目指します。

詳細

主要成果

マレーシアの科学・技術・イノベーション省（Mosti）は、同国の先進半導体パッケージング技術における国産能力を飛躍的に強化するため、総額1億8500万リンギット（約4000万ドル）を投じる大規模な研究開発、イノベーション、商業化、経済（RDICE）プログラムの開始を発表しました。この意欲的なプログラムは、マレーシアが世界の先進パッケージング市場で7%のシェアを確保することを明確な目標としており、国内のHBM4（High Bandwidth Memory 4）テストチップの概念実証（Proof-of-Concept, PoC）開発に重点を置いています。

プログラム内容と技術焦点

RDICEプログラムは、マレーシアの半導体エコシステムを活性化させるための多角的なアプローチを採用しています。具体的には、国内の5つの主要半導体企業と、複数の大学および研究機関が緊密に連携し、先進パッケージング分野における技術革新と人材育成を推進します。主要な技術的焦点は以下の通りです:

- **HBM4テストチップの概念実証開発**: AIやHPC（高性能コンピューティング）システムに不可欠なHBM4メモリのテストチップ開発は、マレーシアが最先端のメモリパッケージング技術でリーダーシップを確立するための重要なステップです。
- **先進パッケージング技術のR&D**: フリップチップ、3Dスタッキング、システム・イン・パッケージ（SiP）など、次世代の複雑なパッケージングソリューションに関する研究開発を加速させます。
- **人材育成と能力構築**: 国内の大学や研究機関との連携を通じて、高度な半導体パッケージング技術を担うエンジニアや研究者の育成を強化します。

この投資は、マレーシアが単なる製造拠点から、先進技術の研究開発とイノベーションを主導する国へと移行するための戦略的な取り組みと言えます。

背景・業界文脈

マレーシアは、長年にわたり世界の半導体サプライチェーンにおいて重要な後工程（アセンブリ・テスト）拠点としての地位を確立してきました。しかし、AIの台頭により、先進パッケージングの需要が飛躍的に高まる中、マレーシアはより高付加価値な技術領域への進出を目指しています。グローバルな半導体競争が激化する中で、国家レベルでのR&D投資は、技術的自立と経済的競争力を確保するための不可欠な要素となっています。今回のMostiのプログラムは、マレーシアがAI時代における半導体エコシステムでより戦略的な役割を果たすための明確なメッセージです。

今後の展望

RM185百万（約4000万ドル）のRDICEプログラムは、マレーシアの半導体産業を新たな成長段階へと押し上げ、特に先進パッケージング分野での国際的な競争力を高めることが期待されます。HBM4テストチップ開発の成功は、世界の主要な半導体企業との連携を強化し、マレーシアをAIチップサプライチェーンにおける不可欠なパートナーとしての地位を確立するでしょう。この投資は、マレーシア経済の多様化と高技術産業の発展に貢献し、将来的にはより大きな外国からの投資を誘引する可能性も秘めています。

元記事: https://www.malaymail.com/amp/news/malaysia/2026/06/26/mosti-launches-rm185m-initiative-to-develop-homegrown-advanced-semiconductor-technology/225235

#06 ATLANT 3D、A*STAR IMRE、NAMICがシンガポールにAI駆動型材料開発ハブを設立

公開日 2026年06月24日　PR Newswire　シンガポール

006_ATLANT 3D、ASTAR IMRE、NAMICがシンガポールにAI駆動型材料開発ハブを設立

概要

ATLANT 3D、A*STAR IMRE、NAMICは、シンガポールにAI駆動型材料開発ハブ（A-HUB）を設立するための覚書（MoU）を締結しました。この協力は、ATLANT 3Dの独自技術であるDirect Atomic Layer Processing (DALP®)を活用し、A*STAR IMREの材料科学専門知識とNAMICのネットワークを組み合わせることで、半導体製造、シリコンフォトニクス、先進パッケージング向けの次世代材料開発を加速します。A-HUBは、高スループット材料合成と自律型材料発見を実現し、研究開発サイクルを大幅に短縮することを目指します。

詳細

主要成果

ATLANT 3D、シンガポール科学技術研究庁（A*STAR）材料研究工学研究所（IMRE）、および国立アディティブ製造イノベーションクラスター（NAMIC）は、シンガポールに先進材料開発ハブ（A-HUB）を設立するための覚書（MoU）を締結したと発表しました。このA-HUBは、AI駆動型の手法を用いて半導体製造、シリコンフォトニクス、先進パッケージングに不可欠な次世代材料の発見と開発を加速することを目的としています。

技術・臨床詳細

A-HUBの核となるのは、ATLANT 3Dが開発したDirect Atomic Layer Processing (DALP®)技術です。DALP®は、原子レベルでの精密な材料堆積を可能にし、これを超高スループットで実現します。この技術と、A*STAR IMREが長年培ってきた材料科学に関する深い専門知識、そしてNAMICが持つ広範な産業ネットワークを組み合わせることで、材料研究開発のプロセスが劇的に効率化されます。AIアルゴリズムを材料探索に適用することで、従来の試行錯誤型のアプローチよりもはるかに迅速に、特定の性能要件を満たす新材料を特定し、合成することが可能になります。これにより、先進パッケージングに必要な新しい誘電体、導電体、保護膜などの開発が加速されます。

背景・業界文脈

半導体業界は、ムーアの法則の限界と先進パッケージングの重要性の高まりという二重の課題に直面しています。チップレット統合、3Dスタッキング、フォトニクス集積といった次世代のパッケージング技術は、これまでにない高性能材料と精密なプロセスを要求します。従来の材料開発は時間とコストがかかるプロセスであり、技術革新のペースを阻害する要因となっていました。シンガポールは、半導体製造における世界的なハブとしての地位を確立しており、このA-HUBの設立は、国内のエコシステムをさらに強化し、グローバルな技術競争においてその役割を拡大するための戦略的な一歩です。AIを活用した材料発見は、この課題を克服し、半導体産業全体のイノベーションを加速するための有望なアプローチと見なされています。

今後の展望

A-HUBは、材料研究開発のリードタイムを短縮し、先進半導体技術の市場投入を早めることで、シンガポールを先進材料科学とAI応用の中心地として確立することを目指します。この取り組みは、半導体産業だけでなく、航空宇宙、医療、エネルギーなど、精密材料を必要とする他の分野にも応用される可能性があります。今回のMoUは、学術機関、スタートアップ企業、産業界の協力がいかにして技術革新を加速し、持続的な成長を可能にするかを示すモデルケースとなるでしょう。

元記事: https://vertexaisearch.cloud.google.com/grounding-api-redirect/AUZIYQHtFwLOG1icVGGfcVOeKE_RTMC2mJhIj-BtZCDz5dOKwpd4WgaFZZ_GJgd6XevBRxYAQ0omp6cmo8X9xiKViT122a8ms_Lxjs9CHPNZqvipg5b16KmRSybH9

収集日: 2026年06月26日 | 自動記事収集・翻訳システム (Gemini API使用)

#07 Samsung、HBM4E向けハイブリッド銅ボンディング技術で熱管理の明確な優位性を実証

公開日 2026年06月25日　ET News (via IEEE paper)　韓国

007_Samsung、HBM4E向けハイブリッド銅ボンディング技術で熱管理の明確な優位性を実証

概要

Samsungは、HBM4Eパッケージングにおいて、従来の熱圧縮ボンディング（TCB）と比較して、ハイブリッド銅ボンディング（HCB）が熱管理において明確な優位性を持つことを示す研究をIEEEで発表しました。HCBは、ホットスポット温度を低減し、メモリとロジック間の熱干渉を抑制し、HBMスタック高さを15%以上薄くすることを可能にします。これにより、サーバー環境での高電力バジェットと信頼性を向上させ、先進パッケージングにおけるハイブリッドボンディングへの業界トレンドを確固たるものにしました。

詳細

主要成果

Samsungは、HBM4E（High Bandwidth Memory Generation 4 Enhanced）パッケージングにおいて、同社のハイブリッド銅ボンディング（HCB: Hybrid Copper Bonding）技術が、従来の熱圧縮ボンディング（TCB: Thermo Compression Bonding）と比較して熱管理において明確な優位性を持つことを示す研究結果をIEEEを通じて発表しました。この技術は、高集積メモリの性能と信頼性を大幅に向上させます。

技術・臨床詳細

Samsungの研究によると、HCB技術は直接銅-銅接続を形成するため、熱抵抗が大幅に低減されます。これにより、HBMスタック内のホットスポット温度が低下し、隣接するメモリ層やロジックチップへの熱干渉が抑制されます。具体的には、HCBはHBMスタックの厚みをTCBと比較して15%以上削減し、これにより冷却効率を高め、スタック内の熱勾配を改善します。この薄型化と優れた熱特性は、特に16層以上のHBMスタックを搭載する次世代の高性能コンピューティング（HPC）システムにとって極めて重要であり、より高い電力バジェットと長期的な信頼性を実現するための基盤となります。

背景・業界文脈

AI、HPC、データセンターといった分野では、データ処理量の爆発的な増加に伴い、より高帯域幅かつ低消費電力のメモリが不可欠となっています。HBMは、このような要求に応えるために開発された積層メモリであり、その性能はパッケージング技術に大きく左右されます。従来のTCBは、HBMの積層数が増えるにつれて熱設計上の課題が顕在化していました。SamsungがHCBの優位性を実証したことは、先進パッケージング、特にHBM統合におけるハイブリッドボンディングの重要性を改めて強調するものです。これは、半導体業界全体が、微細化の限界に直面する中で、パッケージング技術を新たな性能向上のフロンティアと捉えている傾向と合致します。

今後の展望

HCB技術の検証は、SamsungがHBM市場における競争力をさらに強化する上で大きな意味を持ちます。特にNVIDIAのような主要なAIアクセラレータ顧客は、高性能かつ高信頼性のHBMを求めており、優れた熱管理能力は製品差別化の重要な要素となります。Samsungは、この技術をHBM4E以降のHBM世代に展開することで、AI/HPC市場でのリーダーシップを確立することを目指すでしょう。今後、業界全体でハイブリッドボンディング技術の採用が加速し、次世代の高集積半導体の性能と信頼性向上に寄与することが期待されます。

元記事: https://vertexaisearch.cloud.google.com/grounding-api-redirect/AUZIYQG-PeN9G8tahHemk9f8I7GxAmbuzSb__of0UKGT7Bsq1COOnh4lSGKEE5oH7ely1eUE7mTHCZhyfSUSRpmBsJBLWD2
L_L_Mgo6zrxjGpI0dNWfovYILqd4X4hanFEVQXqcyItB-GWgDh2BuciaZrtbJrR8oSMH3CFvNaoLjdhhl353FzOrbVeVI-5UAKATvFYkitaXq8eY9EIpllGNWV7qSE=

収集日: 2026年06月26日 | 自動記事収集・翻訳システム (Gemini API使用)

#08 韓国HBM4E競争のボトルネックはTSMCのCoWoSパッケージング能力、SK hynixとSamsungが出荷開始

公開日 2026年06月18日　Aju Press　韓国

008_韓国HBM4E競争のボトルネックはTSMCのCoWoSパッケージング能力、SK hynixとSams

概要

SK hynixとSamsung Electronicsは、Nvidiaなどの主要顧客向けに12層HBM4Eチップのサンプル出荷を開始しましたが、HBM4E時代における真のボトルネックはTSMCのCoWoS先進パッケージング能力であることが指摘されています。CoWoSはメモリとロジックチップを単一システムに統合する上で不可欠であり、パッケージング能力がHBM性能を超えた重要な差別化要因となっています。これは、韓国メーカーがHBMチップをどれだけ生産しても、最終製品の市場投入が台湾のパッケージング能力に左右されることを意味します。

詳細

主要成果

韓国の主要メモリメーカーであるSK hynixとSamsung Electronicsが、Nvidiaを含む主要顧客に対し12層HBM4Eチップのサンプル出荷を開始しましたが、HBM4E時代の真のボトルネックはTSMCのCoWoS先進パッケージング能力であることが業界アナリストによって指摘されています。パッケージングが単なるメモリ性能を超え、最終製品の市場投入を左右する決定的な要因となっています。

技術・臨床詳細

HBM4Eは、AIアクセラレータ向けに設計された次世代の広帯域幅メモリであり、その高性能を最大限に引き出すためには、ロジックチップ（GPUやAIプロセッサ）との高効率な統合が不可欠です。TSMCのCoWoS（Chip-on-Wafer-on-Substrate）は、このロジックチップとHBMをシリコンインターポーザ上で密接に統合し、単一のシステムとして機能させるための主要な先進パッケージング技術です。これにより、データ転送速度が劇的に向上し、電力消費も削減されます。12層HBM4Eのような高積層メモリでは、熱管理や信号完全性の課題も増大するため、CoWoSのような高度なパッケージングプロセスがボトルネックとなります。

背景・業界文脈

AIモデルの複雑化と大規模化は、HBMのような先進メモリに対する需要をかつてないほど高めています。SK hynixとSamsungはHBMチップ自体の開発と量産において世界をリードしていますが、これらのHBMチップがNvidiaなどの顧客のAIアクセラレータに組み込まれるためには、CoWoSのような先進パッケージングが必要不可欠です。TSMCはCoWoSパッケージング市場で圧倒的なシェアを握っており、その生産能力がAIチップ全体の供給量を決定づける主要因となっています。この状況は、韓国のメモリメーカーがどれだけ高性能なHBMを生産しても、TSMCのパッケージング能力が追いつかない限り、市場への供給が制限されるという、半導体サプライチェーンの新たなボトルネック構造を浮き彫りにしています。

今後の展望

TSMCのCoWoS能力がAIチップ市場の成長の鍵を握る中、同社は2027年までに年間80%以上の能力拡大を計画しており、AIチップの供給ギャップを縮小することを目指しています。しかし、このボトルネックは当面の間、HBM市場における競争戦略、特に韓国メーカーにとって大きな課題となるでしょう。メモリメーカーは、HBMチップの性能だけでなく、パッケージングパートナーとの連携強化や、TSMC以外のOSAT（Outsourced Semiconductor Assembly and Test）プロバイダーとの協力も視野に入れることで、供給制約の緩和を図る必要があります。この課題は、半導体業界全体のサプライチェーンの多様化と強靭化を加速させる契機となる可能性もあります。

元記事: https://www.ajupress.com/view/20260618160856166

収集日: 2026年06月26日 | 自動記事収集・翻訳システム (Gemini API使用)

#09 SamsungとSK hynix、HBM生産能力を大幅増強：SamsungはHBM4に半数を割り当て2026年末までに月産25万枚

公開日 2026年06月18日　Industry News / ChosunBiz　韓国

009_SamsungとSK hynix、HBM生産能力を大幅増強：SamsungはHBM4に半数を割り当て

概要

Samsung Electronicsは、HBM（High Bandwidth Memory）生産能力を2025年比で約50%増強し、2026年末までに月産25万枚の半導体ウェハを目指すと発表しました。特に、第6世代HBM4には生産能力の半分を割り当て、2月にHBM4サンプルを出荷するなど、市場シェア回復を加速しています。SK hynixも先進パッケージング・テストに特化したP&T7施設を清州に建設中で、2027年に稼働開始し次世代コンポーネントを供給する予定です。

詳細

主要成果

Samsung Electronicsは、AIチップ需要の急増に対応するため、HBM（High Bandwidth Memory）の生産能力を2025年比で約50%増強し、2026年末までに月産25万枚の半導体ウェハ生産を目指すと発表しました。同時に、SK hynixも清州に先進パッケージング・テスト施設P&T7を建設中で、2027年の稼働開始を予定しており、両社がHBM市場での供給体制を大幅に強化します。

技術・臨床詳細

Samsungは、HBM生産能力の半分を第6世代のHBM4に割り当てるという戦略的な決定を下しました。これは、ASIC（特定用途向け集積回路）およびクラウド企業からのHBM4に対する高い需要に応え、市場シェアを回復するための強力な取り組みを示しています。同社は既に2月にHBM4サンプルを出荷しており、ファウンドリおよび先進パッケージング能力を最大限に活用し、ベースダイのカスタマイズやパッケージング競争力の強化を図っています。一方、SK hynixは、最新の半導体後工程（パッケージングおよびテスト）に特化したP&T7施設を忠清北道清州に建設しており、総投資額や詳細な生産能力は未公表ながら、2027年に稼働を開始し、次世代のHBMおよびその他の高集積コンポーネントを世界中の顧客に供給する予定です。

背景・業界文脈

AI技術の急速な進化は、HBMに対する未曾有の需要を喚起しており、HBM市場は今後数年間で大幅な成長が見込まれています。韓国の主要メモリメーカーであるSamsungとSK hynixは、この成長市場におけるリーダーシップを確立するため、それぞれ独自のアプローチで大規模な投資を行っています。特にHBM4は、将来のAIアクセラレータにとって不可欠なコンポーネントとされており、両社の能力拡張は、AIインフラの構築を加速させる上で極めて重要です。また、自社でファウンドリと先進パッケージング能力を持つSamsungは、ベースダイの最適化において有利な立場にあります。SK hynixの新たなP&T7施設は、HBM以外の先進パッケージング技術にも対応することで、幅広い顧客ニーズに応えることを目指しています。

今後の展望

SamsungとSK hynixのこれらの大規模な投資と能力拡張は、HBM市場における競争を激化させると同時に、AI産業全体の発展を強く後押しするでしょう。供給能力の安定化は、AIチップ設計企業がよりアグレッシブな製品ロードマップを追求することを可能にし、イノベーションを加速させます。両社の戦略的な動きは、HBM技術の進化と、それに伴う半導体後工程技術の重要性を一層際立たせるものであり、今後の市場動向が注目されます。

元記事: https://vertexaisearch.cloud.google.com/grounding-api-redirect/AUZIYQFLap996JfQkrbM_ABE4AZaDu0oRDJcl7FiBt6bL3iacaC8mn3tyYsp4JnXUD9-cohoUejCyuh96GKzBXP2tD1hU_pwLs1g2bC06VS3_8asaQVJcwvaeM3L-seuCB5W0r3Hb0gqYmRb4ebKpVZoELn99r1gwMTkSrk6dQo_FOQ-w9uOY5b4uHahccvlhktIVL82NqLay49iqyCkinnuAMPiMMcHtoIdEWyE1C4=

収集日: 2026年06月26日 | 自動記事収集・翻訳システム (Gemini API使用)

#10 TSMC、ガラスコア基板でCoPoSパッケージングを加速：コスト30%削減、ウェハ利用率90%超を目標

公開日 2026年06月20日　Wccftech / CHOSUNBIZ / BigGo Finance　台湾

010_TSMC、ガラスコア基板でCoPoSパッケージングを加速：コスト30%削減、ウェハ利用率90%超を目

概要

TSMCは、CoWoSを最終的に置き換える次世代パッケージング技術CoPoSの開発を加速しており、IbidenとInnoluxと共同開発したガラスコア基板を活用します。このパネルレベルパッケージングアプローチは、2028年以降の超大型AIチップにおいて、コストを30%削減し、ウェハ利用率を70%未満から90%以上に引き上げることで、幾何学的廃棄物の問題を解決すると期待されています。ガラス基板は優れた平面度、低熱膨張係数、電力完全性向上ももたらします。

詳細

主要成果

TSMCは、CoWoS（Chip-on-Wafer-on-Substrate）を最終的に置き換える次世代パッケージング技術CoPoS（Chip-on-Panel-on-Substrate）の開発を加速させています。この革新的なアプローチは、IbidenとInnoluxとの協力により開発されたガラスコア基板を中核とし、2028年以降の超大型AIチップの製造コストを30%削減し、ウェハ利用率を90%以上に劇的に向上させることを目指しています。

技術・臨床詳細

CoPoSパッケージングは、従来のウェハレベルのCoWoSとは異なり、パネルレベルでチップを統合するアプローチです。ガラスコア基板は、ABF（Ajinomoto Build-up Film）材料で挟まれた三層構造を持ち、その優れた特性がCoPoSの鍵となります。TSMCが検証した結果、ガラス基板は、有機基板と比較して、はるかに高い平面度（コプラナリティ）、低い熱膨張係数（CTE）、および向上した電力完全性（Power Integrity）を提供します。これにより、大規模なAI GPUパッケージにおいて、反り（Warpage）や熱応力による問題が大幅に軽減され、より多くのチップをより信頼性の高い方法で統合することが可能になります。ウェハ利用率が70%未満から90%以上に向上することで、超大型チップ製造時の幾何学的廃棄物（例えば、ウェハの円形とチップの四角形の不一致による無駄）の問題が大幅に解決され、製造コストの大幅な削減に直結します。

背景・業界文脈

AIの進化に伴い、AIチップのサイズと複雑性は増大の一途を辿っています。これにより、CoWoSのような先進パッケージング技術の重要性が高まる一方で、有機基板の物理的限界（特に大型化に伴う反りや熱膨張）やウェハレベルでの製造コスト効率の課題が顕在化していました。TSMCは、これらの課題を克服するため、ガラス基板の採用を推進しており、日本のABF基板大手であるIbidenと台湾のディスプレイパネルメーカーInnoluxとの戦略的な協力関係を構築しています。この動きは、半導体業界が従来の微細化だけでなく、後工程での革新を通じて性能とコスト効率を追求する方向へとシフトしていることを明確に示しています。

今後の展望

CoPoSパッケージングとガラスコア基板技術の採用は、2028年以降の次世代AIチップ、特に大規模なAIプロセッサの設計と製造に革命をもたらす可能性を秘めています。コスト削減と利用率向上は、AIハードウェアの普及を加速させ、より広範なAIアプリケーションの実現に貢献するでしょう。この技術は、半導体産業全体の競争環境を変化させ、特に材料サプライヤーやパッケージング装置メーカーにとって新たなビジネスチャンスを生み出すことが期待されます。TSMCのCoPoSへの注力は、今後の先進パッケージング技術の主要トレンドを形成する重要な動向として、業界から注目されています。

元記事: https://wccftech.com/tsmc-accelerates-copos-packaging-replace-cowos-as-glass-core-substrates-cut-costs-boost-wafer-utilizatio/

#11 レゾナック、2026年中に徳山工場で半導体向け高純度フッ化水素ガス生産開始、国内供給体制を強化

公開日 2026年06月25日　Resonac (Official Press Release) / IBTimes JP　日本

011_レゾナック、2026年中に徳山工場で半導体向け高純度フッ化水素ガス生産開始、国内供給体制を強化

概要

レゾナックは、2026年中に山口県周南市の徳山工場で半導体向け高純度フッ化水素（HF）ガスの生産を開始すると発表しました。これにより、川崎工場に次ぐ国内2番目の生産拠点となり、先進エッチングプロセスに不可欠なHFガスの供給安定性を大幅に強化します。この動きは、AIおよびデータセンター需要に牽引される三次元高密度統合構造の半導体製造において、特に極低温エッチングなどに対応するための重要性を増しています。

詳細

主要成果

レゾナックは、半導体製造に不可欠な高純度フッ化水素（HF）ガスの生産を、2026年中に山口県周南市の徳山工場で開始すると発表しました。この新たな生産拠点の設置により、既存の川崎工場に次ぐ国内2番目の生産体制が確立され、半導体業界への安定供給体制を大幅に強化します。

技術・臨床詳細

高純度フッ化水素ガスは、半導体製造の前工程、特にエッチングプロセスにおいて、シリコンウェハ上の微細なパターンを形成するために不可欠な材料です。AIやデータセンター向けの高密度・三次元統合構造の半導体では、より深くて微細な構造を形成するための先進エッチング技術、例えば極低温エッチングの需要が高まっています。レゾナックのHFガスは、このような高度なエッチングプロセスで求められる極めて高い純度と安定性を提供します。徳山工場での生産開始は、生産能力の増強だけでなく、供給リスクの分散にも繋がり、日本の半導体産業全体のサプライチェーンの強靭化に寄与します。

背景・業界文脈

半導体は、AI、5G、IoT、データセンターといった現代のデジタルインフラを支える基盤であり、その需要は世界的に拡大を続けています。これに伴い、半導体製造に使用される素材やガスの供給安定性が国際的な課題となっています。特に、高純度ガスは製造プロセスの品質と歩留まりに直結するため、信頼性の高い供給源が強く求められています。レゾナックのHFガス増産は、日本政府が推進する半導体サプライチェーン強化政策とも合致しており、国内での安定供給能力を高めることで、半導体メーカーが安心して生産を行える環境を整備するものです。

今後の展望

徳山工場での高純度フッ化水素ガスの生産開始は、レゾナックの半導体材料事業における競争力をさらに高めるでしょう。特に、AIやHPC向けの最先端半導体における需要増に応えることで、同社の市場シェア拡大に貢献します。また、国内に複数の生産拠点を設けることで、自然災害や地政学的リスクに対するサプライチェーンのレジリエンスが向上し、日本の半導体産業の持続的な成長を支える基盤となります。これは、日本の素材産業がグローバルな半導体エコシステムにおいて果たす重要な役割を再確認させる動きと言えます。

元記事: https://www.resonac.com/news/2026/06/25/3877.html

#12 Imec、AI・HPC向け光インターコネクトのマイクロ流体＆フォトニクスパッケージング博士研究員を募集

公開日 2026年06月23日　ApplyKite (imec)　ベルギー

012_Imec、AI・HPC向け光インターコネクトのマイクロ流体＆フォトニクスパッケージング博士研究員を募

概要

Imecは、次世代AIおよびHPCシステムにおける光インターコネクト向けマイクロ流体およびフォトニクスパッケージング分野の博士研究員を募集しています。このプロジェクトは、キャピラリーアンダーフィルプロセスに焦点を当て、ボイド形成、濡れ挙動、レオロジー、不均一なギャップ高さといった課題を解決し、光/CMOSパッケージングの信頼性と性能を向上させることを目指します。これにより、高密度・高帯域幅の光インターコネクトの実現に貢献します。

詳細

主要成果

Imecは、次世代のAIおよびHPC（高性能コンピューティング）システムにおける光インターコネクト向けマイクロ流体およびフォトニクスパッケージングに関する博士研究員ポジションを公募しています。この研究は、特にキャピラリーアンダーフィルプロセスに焦点を当て、高密度光/CMOSパッケージングの信頼性と性能を向上させるための重要な課題に取り組むものです。

技術・臨床詳細

光インターコネクトは、将来のAIおよびHPCシステムにおいて、チップ間のデータ転送速度を大幅に向上させる鍵となる技術です。本プロジェクトは、光/CMOS統合チップパッケージにおけるキャピラリーアンダーフィルプロセスにおける複数の技術的課題に焦点を当てています。具体的には、以下の課題への対処を目指します：

- **ボイド（空隙）形成の抑制：** アンダーフィル材がチップと基板の間に充填される際に発生する空隙は、信頼性低下の主要因となります。
- **濡れ挙動とレオロジーの最適化：** 狭いギャップ内での液体の流れと材料特性を制御することで、均一な充填を実現します。
- **不均一なギャップ高さへの対応：** パッケージ構造の多様化に伴うギャップ高さの変動に対応できるプロセス開発。
- **高密度、低コスト、高スループットなパッケージング：** 光子デバイスとCMOSデバイスの統合パッケージングにおける生産効率と経済性の向上。

これらの課題を解決することで、光インターコネクトの性能、信頼性、製造可能性を向上させ、AIやHPCシステムの性能ボトルネックを解消することを目指します。

背景・業界文脈

AIモデルの規模拡大とデータセンターの処理能力要求は、電気信号によるチップ間通信の限界を露呈させています。光インターコネクトは、高帯域幅、低電力消費、低遅延を実現するための有望なソリューションとして注目されており、次世代のHPCおよびAIアクセラレータにとって不可欠な技術となりつつあります。しかし、光デバイスとCMOSデバイスの効率的かつ信頼性の高い統合パッケージングは、依然として大きな技術的課題です。特に、アンダーフィル材料の特性とプロセス制御は、長期的な信頼性と歩留まりに直結するため、その最適化が急務とされています。Imecは、半導体研究開発の世界的リーダーとして、この分野のフロンティアを押し広げる重要な役割を担っています。

今後の展望

この博士研究は、光インターコネクト技術の商用化を加速し、より高性能でエネルギー効率の高いAIおよびHPCシステムの実現に貢献するでしょう。キャピラリーアンダーフィルプロセスの改善は、パッケージングコストの削減と生産スループットの向上にも繋がり、広範な産業分野への応用を促進します。この研究で得られる知見は、半導体業界における先進パッケージングのロードマップにおいて重要な位置を占め、将来の技術革新の基盤となると期待されます。

元記事: https://www.applykite.com/positions/phd-in-microfluidics-and-photonics-packaging-for-optical-interconnects-in-hpc-and-ai-systems-efkh5azus4

#13 Imec、AIシステム向け強誘電体メモリ（FeFET）開発を加速：垂直積層IGZOベースFeFETアーキテクチャを実証

公開日 2026年06月22日　IN Electronics & Design　ベルギー

013_Imec、AIシステム向け強誘電体メモリ（FeFET）開発を加速：垂直積層IGZOベースFeFETア

概要

Imecは、AIシステム向け強誘電体メモリ（FeRAM）の開発において顕著な進展を遂げ、垂直積層型のIGZOベースFeFET（強誘電体FET）アーキテクチャを実証し、強誘電体キャパシタの動作電圧低減に成功しました。このブレークスルーは、ストレージ密度の劇的な向上とエネルギー効率の改善を可能にし、AIシステムの高性能化に不可欠です。本研究は、先進メモリ、NAND、ロジック、パッケージングのロードマップに深く関連し、次世代電子機器の基盤を強化します。

詳細

主要成果

Imecは、AIシステム向け強誘電体メモリの開発において重要なブレークスルーを達成しました。具体的には、垂直積層型IGZO（Indium Gallium Zinc Oxide）ベースのFeFET（強誘電体電界効果トランジスタ）アーキテクチャの実証と、強誘電体キャパシタにおける動作電圧の低減に成功しました。これらの進展は、AIアプリケーションの需要に応える高密度かつ低電力なメモリソリューションの実現に貢献します。

技術・臨床詳細

垂直積層型IGZOベースFeFETアーキテクチャは、メモリセルを3次元的に配置することで、単位面積あたりのストレージ密度を大幅に向上させます。IGZOは、高移動度と低リーク電流という特性を持ち、FeFETの性能をさらに引き出すことができます。また、強誘電体キャパシタの動作電圧を低減する技術は、メモリの消費電力を削減し、バッテリー駆動のAIエッジデバイスからデータセンターまで、幅広いAIシステムでのエネルギー効率を改善します。強誘電体メモリは、不揮発性でありながらSRAMに近い高速性とDRAMに匹敵する高密度を兼ね備える可能性があり、特にAIのインメモリコンピューティングやエッジAIデバイスにおいて、データ処理の効率を飛躍的に高める潜在能力を秘めています。

背景・業界文脈

AIの進化は、処理能力だけでなく、膨大なデータを効率的に保存・アクセスできる革新的なメモリ技術を求めています。従来のDRAMやNANDフラッシュメモリは、高速性や密度においてそれぞれ課題を抱えており、特にAIにおけるデータ移動のボトルネック（メモリウォール）が顕著になっています。強誘電体メモリは、このメモリウォール問題に対する有望な解決策の一つとして、世界中の研究機関や企業で活発に開発が進められています。Imecの今回の成果は、AIシステムの高性能化と低消費電力化に向けた業界全体の取り組みを後押しするものであり、先進メモリ、ロジック、さらにはチップレットや3Dスタッキングといった先進パッケージングのロードマップとも密接に連携しています。

今後の展望

Imecの強誘電体メモリ技術の進展は、AIシステムにおけるメモリの役割を再定義し、より強力で効率的なAIハードウェアの実現を可能にするでしょう。ストレージ密度の向上と動作電圧の低減は、特にエッジAIデバイスの普及を加速し、クラウドからエッジまで一貫したAIインフラの構築を促進します。この技術は、半導体業界における次世代メモリ競争の鍵となり、NAND型フラッシュメモリの代替技術や、ロジックチップへの埋め込みメモリとしての応用も期待されます。Imecは、このブレークスルーを通じて、AI技術のさらなる進化と幅広い電子機器への展開に貢献していくことが見込まれます。

元記事: https://www.inelectronics.co.uk/imec-advances-ferroelectric-memory-for-ai-systems/

#14 Morgan Stanley、2027年までのCoWoS需要予測を269万ウェハに上方修正：CPUとASICが新たな牽引役に

公開日 2026年06月25日　Industry Analysis / Moomoo　不明

014_Morgan Stanley、2027年までのCoWoS需要予測を269万ウェハに上方修正：CPUと

概要

Morgan Stanleyは、TSMCのCoWoSパッケージングに対する需要予測を大幅に上方修正し、2027年までに年間269万ウェハに達すると発表しました。従来のGPUに加え、CPUとASICがCoWoS需要の新たな主要な牽引役として浮上しています。ASE/SPIL、Amkor、PowertechなどのTSMC以外のOSAT（Outsourced Semiconductor Assembly and Test）ベンダーが、ハイエンドPC CPUやゲーミングGPUのパッケージングにおいてより大きなシェアを占めると予想されており、AIサーバー市場の多様化が進んでいます。

詳細

主要成果

Morgan Stanleyは、TSMCのCoWoS（Chip-on-Wafer-on-Substrate）パッケージングに対する需要予測を大幅に上方修正し、2027年までに年間269万ウェハに達すると発表しました。この需要急増は、従来のGPUだけでなく、CPUとASIC（特定用途向け集積回路）が新たな主要な牽引役として浮上していることに起因しています。

技術・臨床詳細

CoWoSは、複数のチップダイ（GPU、HBM、CPU、ASICなど）をシリコンインターポーザ上に統合し、高帯域幅と低遅延を実現する先進パッケージング技術です。AI、HPC（高性能コンピューティング）、データセンター向けチップには不可欠となっています。Morgan Stanleyの最新分析では、AIチップの急速な進化と普及により、高性能CPUやカスタムASICにおいてもCoWoSのような高度なパッケージングが必須となる傾向が強まっていると指摘しています。これにより、HBM（High Bandwidth Memory）の需要もAIチップと密接に連動して大幅に成長すると予測されており、2026年にはAIチップあたりのHBM容量が大幅に増加し、HBMモジュール需要は2027年までに指数関数的に伸びると見込まれています。

背景・業界文脈

半導体業界では、微細化技術の物理的限界が近づく中、先進パッケージングがチップ性能向上の主要な手段として注目されています。TSMCはCoWoS技術のパイオニアであり、現在もその市場をリードしていますが、需要の爆発的増加に対応するため、サプライチェーンの多様化が進んでいます。今回の予測では、ASE/SPIL、Amkor、PowertechなどのTSMC以外のOSAT（Outsourced Semiconductor Assembly and Test）ベンダーが、ハイエンドPC CPUやゲーミングGPUのパッケージングにおいてより大きなシェアを占めるようになると分析されています。これは、AIサーバー市場が、NVIDIAの独占的地位から、IntelやAMD、そしてカスタムASICベンダーの台頭により多様化している現状を反映しています。

今後の展望

Morgan StanleyによるCoWoS需要予測の上方修正は、先進パッケージング市場の堅調な成長と、AIエコシステムにおけるCoWoSの重要性の増大を明確に示しています。サプライヤーの多様化は、TSMCへの一極集中リスクを軽減し、サプライチェーン全体のレジリエンス向上に寄与する可能性があります。また、CPUやASICがCoWoSの新たな需要ドライバーとなることで、先進パッケージング技術の適用範囲がさらに広がり、半導体業界全体のイノベーションを加速させるでしょう。HBM需要の急増と相まって、先進パッケージング分野は今後も投資家や技術者にとって非常に魅力的な分野であり続けると見込まれます。

元記事: https://news.futunn.com/en/post/75096132/morgan-stanley-raises-cowos-demand-forecast-to-reach-2-69

収集日: 2026年06月26日 | 自動記事収集・翻訳システム (Gemini API使用)

#15 Imec、チップレットベース設計への移行を推進：モノリシックASICからAI・HPC向け高帯域幅・低エネルギーを実現

公開日 2026年06月23日　imec　ベルギー

015_Imec、チップレットベース設計への移行を推進：モノリシックASICからAI・HPC向け高帯域幅・低

概要

Imecは、AI、HPC、データセンターアプリケーション向けに、モノリシックASICからチップレットベースの設計への移行が経済的・技術的に有利になるタイミングを分析した記事を公開しました。シリコン面積がレチクルサイズ限界に近づく中で、先進パッケージングと改良されたインターポーザ材料・バンプピッチが、チップレット統合における高帯域幅と低エネルギー伝送を可能にします。このアプローチは、将来の高性能システム設計において不可欠となります。

詳細

主要成果

Imecは、特にAI、HPC（高性能コンピューティング）、データセンターアプリケーションにおいて、モノリシックASICからチップレットベースの設計への移行が経済的および技術的に有利になる時期について分析した記事を公開しました。この分析は、半導体設計がシリコン面積のレチクルサイズ限界に直面する中で、先進パッケージング技術と改良されたインターポーザ材料およびバンプピッチが、チップレット統合による高帯域幅と低エネルギー伝送を実現する鍵であることを示しています。

技術・臨床詳細

チップレットベースの設計は、複数の小さな機能ブロック（チップレット）を個別に製造し、それらを先進パッケージング技術によって単一のパッケージに統合するアプローチです。これにより、製造歩留まりの向上、設計の柔軟性、および異なるプロセスノードの最適化が可能になります。Imecの記事では、この移行が合理的な意思決定となる閾値を、主に以下の技術的要因から考察しています：

- **シリコン面積の限界：** 大規模なモノリシックASICがフォトマスクのレチクルサイズ（約26mm x 33mm）の限界に近づくと、歩留まりが急激に低下し、製造コストが非現実的になります。
- **インターポーザ技術：** 複数のチップレットを高効率で接続するためには、シリコンインターポーザや有機インターポーザなどの高性能なインターコネクトプラットフォームが必要です。改良された材料は、信号損失の低減と熱管理の向上に貢献します。
- **バンプピッチの微細化：** チップレット間の接続密度を高めるために、マイクロバンプやハイブリッドボンディングのような微細なバンプピッチ技術が不可欠です。これにより、高帯域幅かつ低エネルギーでのデータ伝送が可能になります。
- **システムレベルの最適化：** チップレットは、異なる最適なノードで製造されたIP（Intellectual Property）ブロックを組み合わせることで、システム全体の性能を向上させながら、コストを抑制できます。

これらの技術的進展が、チップレット設計の実用性と優位性を確立しています。

背景・業界文脈

ムーアの法則の減速と、AI、HPCといったデータ集約型アプリケーションの要求増大により、半導体業界は新たなスケーリング戦略を模索しています。チップレットは、この課題に対する最も有望な解決策の一つとして広く認識されており、IntelのMeteor Lake（Foveros）、AMDのRyzen/EPYC（Zenチップレット）、NVIDIAのHopper/Blackwell（CoWoSを介したGPUとHBMの統合）など、主要な企業が積極的に採用しています。しかし、チップレット設計への移行は、設計、テスト、パッケージングにおける新たな課題を伴い、エコシステム全体の協力が不可欠です。Imecのような研究機関は、この移行を円滑に進めるための基盤技術と知見を提供することで、業界を支援しています。

今後の展望

チップレットベースの設計は、今後数年間でAIおよびHPCシステムの主流となることが予想されます。Imecの研究は、このトレンドの技術的・経済的根拠を強化し、業界がより効率的かつ革新的な方法で次世代システムを構築するための指針を提供します。先進パッケージングと基板技術の継続的な進歩は、チップレットの可能性を最大限に引き出し、AI技術のさらなる進化と応用領域の拡大を支える鍵となるでしょう。これにより、半導体設計のパラダイムシフトが加速し、新しいコンピューティングアーキテクチャの出現が促進されると期待されます。

元記事: https://vertexaisearch.cloud.google.com/grounding-api-redirect/AUZIYQGUfnEtn8ozr01r6TH9czp1RVEG-f9oSJGJfD1Zk-ySm6Fqx4hYfSgr9NhvVWp7YqwY4Kcs6uRiQK4mSDEJLXuo-YvLy3OraGCiOVbXfsXlnWYuwAMcTEYatZbsW1QebN0-fGwIGUl-PatnudECQ04XC82UtqCqI90XCeOe8-wjxpg_-s6NRYZIx11gSW9XMfGZnffVFEyZIxXLX9FaTMhIOGA==

#16 ASML、TSMC、Imecが2D材料トランジスタでブレークスルー：300mmウェハでの業界対応統合を達成

公開日 2026年06月21日　The cleanroom Portal - Reinraum Online　ドイツ

016_ASML、TSMC、Imecが2D材料トランジスタでブレークスルー：300mmウェハでの業界対応統合

概要

Imecは、ASMLとTSMCとの協力により、IEEE/JSAPシンポジウム2026で、2D材料に基づくn型およびp型FET（電界効果トランジスタ）向けに、堅牢でスケーラブルな300mm統合アプローチを発表しました。この画期的な進展は、2D材料トランジスタを産業用途に近づけ、微細化の限界に直面する半導体技術の基礎を強化します。これは、将来の先進パッケージングにも影響を与える重要な前工程技術の進歩を示しています。

詳細

主要成果

Imecは、ASMLおよびTSMCとの緊密な協力のもと、IEEE/JSAPシンポジウム2026において、2D材料に基づくn型およびp型FET（電界効果トランジスタ）向けの堅牢かつスケーラブルな300mm統合アプローチを披露しました。この画期的な成果は、2D材料トランジスタを産業用途に適用できる段階に一歩近づけるものであり、半導体微細化の次なるフロンティアを開拓する上で極めて重要です。

技術・臨床詳細

2D材料（例えば、MoS2やWSe2などの遷移金属ダイカルコゲナイド）は、極めて薄い原子層構造を持つため、短チャネル効果の抑制や優れたゲート制御性を実現し、従来のシリコンベースのトランジスタよりも高い性能効率と低消費電力を提供する可能性を秘めています。しかし、これらの材料を大規模な300mmウェハ上で均一かつ再現性高く集積することは、長年の課題でした。Imecとパートナー企業は、以下の主要な技術的課題を克服しました：

- **均一な材料成長：** 大面積かつ高純度な2D材料膜を300mmウェハ上に均一に成長させるプロセスを開発しました。
- **界面品質の最適化：** ゲート誘電体と2D材料間の界面欠陥を最小限に抑え、トランジスタの電気的特性を向上させました。
- **n型とp型FETの統合：** 論理回路を構築するために不可欠なn型およびp型FETの両方を、同じプラットフォーム上で効率的に統合する手法を確立しました。
- **スケーラブルなプロセス：** 半導体産業の標準である300mmウェハプロセスとの互換性を持たせ、将来的な大量生産への道を開きました。

この統合アプローチは、2D材料トランジスタが持つ理論的な優位性を、実用的な半導体デバイスへと変換する上で不可欠なステップとなります。

背景・業界文脈

半導体業界は、ムーアの法則の物理的限界に直面し、新たな材料とデバイスアーキテクチャを模索しています。2D材料トランジスタは、チャネル長が数ナノメートル以下に縮小しても性能を維持できる可能性から、次世代の微細化技術として注目されています。しかし、研究室レベルの成果を産業界で実際に利用できるレベルにまでスケールアップするには、材料合成、プロセス統合、デバイス設計における複雑な課題を解決する必要がありました。ASML、TSMC、Imecという半導体エコシステムの中核を担う企業が協力することで、研究開発から実用化への橋渡しが加速され、この分野の技術革新が大きく前進しました。

今後の展望

この300mm統合技術のブレークスルーは、2D材料トランジスタの商用化を大幅に早める可能性を秘めています。これにより、将来のマイクロプロセッサやメモリデバイスにおいて、さらなる性能向上とエネルギー効率の改善が期待されます。また、この前工程における基盤技術の進歩は、チップレット統合や3D積層といった先進パッケージング技術の進化とも密接に関連しており、高密度な集積を可能にする新たなデバイス層を提供することで、半導体業界全体のロードマップに大きな影響を与えるでしょう。2D材料は、AI、HPC、モバイルデバイスなど、幅広いアプリケーションの性能を押し上げる新たな道を開くことが期待されます。

元記事: https://www.reinraum.de/en/news/asml-tsmc-and-imec-make-industrial-grade-transistors-from-2d-materials-more-tangible-through-groundbreaking-300-mm-integration.html

#17 Hanmi Semiconductor、SK hynixからHBM4生産向け442億ウォン相当のTC Bonderを受注、先端パッケージング装置市場が活況

公開日 2026年06月20日　HTX　韓国

017_Hanmi Semiconductor、SK hynixからHBM4生産向け442億ウォン相当のTC

概要

Hanmi Semiconductorは、SK hynixから次世代メモリHBM4生産に不可欠な442億ウォン相当のTC Bonder 4.5 Griffinを受注し、2026年9月上旬に納入を予定しています。この大型受注は、HBMスタッキング、AIチップのチップ・ツー・サブストレート(C2S)、ロジックチップレットのチップ・ツー・ウェーハ(C2W)といった先端パッケージング技術におけるTC Bonderの需要急増を反映しています。市場全体でも、BESIの2026年第1四半期の受注が前年比104.5%増の2億6970万ユーロに急増し、ASMPTもAIチップ向けソリューションでリピートオーダーを獲得するなど、半導体製造装置市場がAI関連投資により活況を呈しています。SEMIは、2026年の世界半導体製造装置販売額が1450億ドルに達すると予測しており、特に先端ロジック、メモリ、先端パッケージング分野が成長を牽引すると見ています。

詳細

主要成果

Hanmi Semiconductorは、SK hynixから、最先端のHBM4（高帯域幅メモリ）生産ライン向けに442億ウォン（約3,200万ドル）相当のTC Bonder 4.5 Griffinを受注しました。この重要な契約により、2026年9月上旬には製品が納入される予定であり、次世代AIシステムに不可欠な高性能メモリの量産に向けた準備が加速します。この動きは、半導体後工程における主要装置メーカーの受注が大幅に増加しているトレンドの一部であり、特にハイブリッドボンディングや熱圧縮ボンディング（TCB）技術への投資が活発化しています。

技術・臨床詳細

TC Bonderは、複数の半導体ダイを極めて高い精度で積層する際に用いられる熱圧縮ボンディング装置であり、HBMのような多層スタックメモリの製造には不可欠な技術です。Hanmi SemiconductorのTC Bonder 4.5 Griffinは、HBM4のより微細なピッチと高精度なアライメント要件に対応するために最適化されています。この技術は、ダイ間の電気的接続を確実にするだけでなく、放熱性や信頼性を高める上でも重要な役割を果たします。

また、BESI（BE Semiconductor Industries）は、2026年第1四半期に前年同期比104.5%増となる2億6970万ユーロの受注を記録しました。この成長は主にハイブリッドボンディング技術の需要に牽引されており、特に2.5DパッケージングにおけるAI関連データセンターやフォトニクスアプリケーションへの応用が注目されています。ASMPTも、AIチップ向けのチップ・ツー・サブストレート（C2S）およびロジックチップレット向けのチップ・ツー・ウェーハ（C2W）TCBソリューションでリピートオーダーを獲得しており、業界全体でTCB技術の重要性が増していることを示しています。

背景・業界文脈

AIの進化に伴い、GPUやAIアクセラレーターはより多くの高性能メモリを必要とし、HBMはデータ帯域幅のボトルネックを解消する鍵となっています。HBMの層数増加や高性能化は、製造におけるパッケージング技術、特にダイ積層の精度と効率を要求します。これにより、TC Bonderのような先端パッケージング装置への需要が爆発的に増加しています。

SEMI（国際半導体製造装置材料協会）の予測によると、AI関連投資、特に先端ロジック、メモリ、先端パッケージングが牽引し、2026年の世界半導体製造装置販売額は1450億ドルに達すると見込まれています。これは、半導体産業が新たな成長局面に入っており、後工程における技術革新と設備投資がその中心を担っていることを示唆しています。

今後の展望

SK hynixによるHanmi SemiconductorからのTC Bonder受注は、HBM4の市場投入に向けた重要なマイルストーンであり、次世代AIシステムの性能向上に直結します。今後、HBM4の量産が本格化するにつれて、先端パッケージング装置市場はさらなる成長が見込まれます。ハイブリッドボンディングやTCB技術は、チップレットの統合や光インターコネクトなど、将来の半導体アーキテクチャの基盤となるため、関連する技術開発と投資が加速するでしょう。これにより、半導体サプライチェーン全体における後工程の戦略的価値が一段と高まることが予想されます。

元記事: https://www.htx.com/it-it/news/the-iron-rule-of-chip-equipment-is-being-broken-I97homtL

収集日: 2026年06月26日 | 自動記事収集・翻訳システム (Gemini API使用)

#18 半導体スタートアップ投資、AIアクセラレーターからインターコネクト・パッケージング等へ多様化、TSMC CoWoS生産能力は2026年末に4倍増へ

公開日 2026年06月18日　New Market Pitch　グローバル

018_半導体スタートアップ投資、AIアクセラレーターからインターコネクト・パッケージング等へ多様化、TSM

概要

2026年第1四半期の半導体スタートアップへの資金調達は総額84億ドルに達し、累計で約107億ドルとなりました。特筆すべきは、投資がAIアクセラレーターに留まらず、インターコネクト、光I/O、メモリ、パッケージング、EDA、電力供給、冷却技術といった半導体エコシステム全体にわたる多様な分野に拡大していることです。このトレンドは、半導体チップの性能向上におけるボトルネックが、前工程の微細化から後工程のパッケージングやシステム統合へと移行している現状を明確に示しています。台湾積体電路製造（TSMC）のCoWoSパッケージング生産能力は、2024年末の月産約35,000ウェハーから、2026年末までに月産120,000～140,000ウェハーへと大幅に増加すると予測されており、AIチップ需要への対応を強化しています。

詳細

主要成果

2026年第1四半期において、半導体スタートアップ企業80社が合計84億ドルという大規模な資金を調達し、これにより業界への累計投資額は107億ドルに達しました。この投資の傾向は、従来のAIアクセラレーター開発への集中から、インターコネクト、光I/O、メモリ、パッケージング、EDA（電子設計自動化）、電力供給、冷却技術といった半導体サプライチェーンの広範な分野へと多様化していることが示されています。これは、次世代AIチップの性能を最大限に引き出すためには、チップそのものだけでなく、周辺技術と統合技術の革新が不可欠であるという業界全体の認識を表しています。

技術・臨床詳細

資金調達の多様化は、半導体技術の進化における新たなボトルネックの出現を浮き彫りにしています。前工程におけるトランジスタの微細化は物理的限界に近づいており、電力効率、データ転送速度、熱管理といった課題が顕在化しています。これを解決するため、インターコネクト技術の進化（例: 高速シリアルリンク、チップ間通信）、光I/Oによるデータ転送速度の飛躍的向上、高性能・低消費電力メモリ（例: HBM）の開発、そしてこれらのコンポーネントを効率的に統合する先進パッケージング技術（例: 2.5D/3D、チップレット）への投資が不可欠となっています。

特に、TSMCのCoWoS（Chip-on-Wafer-on-Substrate）パッケージング能力は、AIチップの供給を左右する重要な要素です。このCoWoS生産能力は、2024年末時点の月産約35,000ウェハーから、2026年末までには月産120,000～140,000ウェハーへと大幅に拡大すると予測されています。この約4倍の拡張は、NVIDIAをはじめとする主要AIチップ設計企業からの爆発的な需要に対応するための戦略的な動きであり、先端パッケージングがAI半導体エコシステムの成長を阻害する「ボトルネック」から脱却しつつあることを示しています。

背景・業界文脈

AIモデルの複雑化と大規模化に伴い、AIトレーニングおよび推論用のチップは、より高い計算能力とデータ帯域幅を要求します。従来のモノリシックなチップ設計では、これらの要求を満たすことが難しくなっており、複数の専門チップレットを統合するヘテロジニアス統合が主流となりつつあります。このアプローチでは、チップレット間の高速・高効率な通信と、パッケージ全体の放熱性能が重要となり、先端パッケージング技術が半導体産業における新たな競争領域となっています。

世界の半導体産業は、地政学的な要因やサプライチェーンのレジリエンス強化の必要性から、分散化と地域ごとのエコシステム構築を進めています。このような背景の中、各国政府による半導体産業への補助金やインセンティブも、スタートアップ企業への投資を加速させる要因となっています。投資家は、単なるAIチップの性能向上だけでなく、そのチップを「機能させる」ための周辺技術、特にデータ処理と電力効率に関わるソリューションに注目していると言えます。

今後の展望

半導体スタートアップへの投資多様化とTSMCのCoWoS生産能力の大幅な拡大は、AI時代の半導体産業が新たな成長段階に入ったことを示唆しています。後工程技術、特に先端パッケージングがイノベーションの最前線に立つことで、AIチップの性能と効率はさらなる飛躍を遂げるでしょう。インターコネクト、光I/O、先進メモリ、冷却技術といった分野への継続的な投資は、チップレットベースのヘテロジニアス統合を加速させ、より複雑で高性能なAIシステム実現の道を拓くことが期待されます。これにより、半導体産業全体のバリューチェーンが再定義され、新たなビジネスチャンスが生まれるでしょう。

元記事: https://newmarketpitch.com/blogs/news/semiconductor-funding

#19 ASE Technology Holding、AIチップ需要急増に対応し15の新拠点を含む大規模なパッケージング能力拡張計画、2026年LEAP収益目標を35億ドル以上に上方修正

公開日 2026年06月24日　Crypto Briefing　台湾

019_ASE Technology Holding、AIチップ需要急増に対応し15の新拠点を含む大規模なパ

概要

ASE Technology Holdingは、AIチップ需要の急増に応えるため、世界中で15の新規拠点を含む大規模な先端パッケージング能力拡張計画を進めています。同社は、独自のLEAP（Low-cost, Efficient, Advanced Packaging）プラットフォームやVIPack技術を含む多様な先端パッケージングソリューションを提供しています。この積極的な投資を受け、ASEは2026年のLEAPサービスからの収益目標を、当初の32億ドルから35億ドル以上に上方修正しました。この上方修正は、AI関連の半導体に対する持続的な強力な需要と、それに対応する同社の技術的優位性および市場機会の拡大を示しています。

詳細

主要成果

世界最大の独立系半導体アセンブリおよびテスト（OSAT）サービスプロバイダーであるASE Technology Holdingは、AIチップ需要の爆発的な増加に対応するため、グローバル規模で15の新規拠点の開設を含む大規模な生産能力拡張計画を発表しました。この戦略的な拡張は、同社のLEAP（Low-cost, Efficient, Advanced Packaging）プラットフォームやVIPack技術をはじめとする最先端パッケージングソリューションの供給を強化することを目的としています。この積極的な投資と市場の好調な見通しを受け、ASEは2026年のLEAPサービスからの収益目標を、従来の32億ドルから35億ドル以上へと上方修正しました。

技術・臨床詳細

ASE Technology Holdingは、AIおよび高性能コンピューティング（HPC）アプリケーション向けに特化した複数の先端パッケージング技術ポートフォリオを開発しています。その中核をなすのが、LEAPプラットフォームです。LEAPは、費用対効果が高く、効率的で、先進的なパッケージング技術を統合することで、顧客が複雑なマルチチップモジュールやヘテロジニアス統合製品を開発するのを支援します。具体的には、2.5D/3D積層、チップレット統合、ファンアウトウェーハレベルパッケージング（FOWLP）、システムインパッケージ（SiP）などのソリューションが含まれます。

また、VIPack技術は、TSMCのCoWoS（Chip-on-Wafer-on-Substrate）に対抗しうるASE独自の高密度統合プラットフォームであり、より高い相互接続密度と優れた熱性能を実現します。これらの技術は、AIチップに求められる膨大なデータ処理能力と低遅延性、そして限られたスペースでの高集積化を可能にする上で不可欠です。ASEの能力拡張は、これらの技術の生産規模を拡大し、市場への迅速な供給を保証することを意味します。

背景・業界文脈

生成AIの急速な発展は、NVIDIAのGPUやその他のAIアクセラレーターに対する前例のない需要を生み出しています。これらのAIチップは、演算能力の向上だけでなく、HBM（高帯域幅メモリ）との緊密な統合、および高度な放熱ソリューションを必要とします。このような要件は、従来のパッケージング技術では対応が困難であり、2.5D/3Dパッケージング、チップレット統合といった先端パッケージング技術が半導体エコシステムにおいて極めて重要な役割を果たすようになっています。

OSAT（Outsourced Semiconductor Assembly and Test）プロバイダーは、ファウンドリの微細化競争とは異なる形で半導体性能向上に貢献しており、AI時代の半導体サプライチェーンにおける戦略的パートナーとしてその重要性を増しています。ASEの投資は、この市場の成長機会を捉え、グローバルなAIチップ需要に応えるための同社の強いコミットメントを示しています。

今後の展望

ASE Technology Holdingによる大規模な能力拡張とLEAP収益目標の上方修正は、AI半導体市場が今後数年間も力強い成長を続けるという同社の確信を裏付けるものです。新たな拠点の設立と先端パッケージング技術への継続的な投資は、ASEの市場リーダーとしての地位をさらに強化するでしょう。これにより、AIチップの供給ボトルネックが緩和され、AI技術の普及と革新が加速することが期待されます。研究者やエンジニアにとっては、より高性能で効率的なAIシステム設計の自由度が高まり、投資家にとっては、先端パッケージング分野が引き続き高い成長性と収益性を有する魅力的な投資先となることを示唆しています。

元記事: https://cryptobriefing.com/ase-technology-expands-capacity-ai-demand/

#20 シンガポール輸出、2026年5月に22年ぶり高成長を記録：Micron HBMパッケージング施設が貢献、UMC 22nm生産も開始

公開日 2026年06月21日　FSMOne　シンガポール

概要

シンガポールの2026年5月の非石油国内輸出（NODX）は、過去22年間で最高の伸びを記録し、これは同国がAI半導体サプライチェーンに深く統合されていることが主要因です。特に、Micron TechnologyのシンガポールにおけるHBM先端パッケージング施設は、2027年からの供給開始が予測されており、今後の輸出成長に大きく貢献する見込みです。また、台湾のUMC（United Microelectronics Corporation）の22nm製造施設も2026年に量産を開始しました。これらの投資は、シンガポールがメモリチップ、チップ製造、先端パッケージングといった半導体エコシステムの複数の層でAI需要の恩恵を享受していることを示し、同国の経済成長を牽引しています。

詳細

主要成果

シンガポールの非石油国内輸出（NODX）が、2026年5月に過去22年間で最高となる記録的な成長を達成しました。この驚異的な輸出拡大は、シンガポールがAI半導体サプライチェーンに深く組み込まれていることに起因しており、同国の技術産業がグローバルなAI革命の中心に位置づけられていることを示しています。特に注目されるのは、Micron TechnologyのシンガポールHBM（高帯域幅メモリ）先端パッケージング施設と、UMC（United Microelectronics Corporation）の22nm製造施設の稼働開始であり、これらが今後の輸出をさらに加速させると期待されています。

技術・臨床詳細

Micron TechnologyのシンガポールHBM先端パッケージング施設は、次世代のAIアクセラレーターに不可欠なHBMメモリの高度なパッケージングに特化しています。この施設は2027年から本格的な供給を開始する見込みで、高密度かつ高帯域幅なAIメモリの需要に応えることで、シンガポールの輸出に大きく貢献するでしょう。HBMは、複数のDRAMダイを垂直に積層し、TSV（Through-Silicon Via）を通じて接続する3Dパッケージング技術を利用しており、従来のメモリと比較して飛躍的に高いデータ転送速度と電力効率を実現します。

一方、台湾に本社を置くUMCのシンガポールにおける22nm製造施設は、2026年に量産を開始しました。22nmプロセスは、特にIoT、自動車、AIエッジデバイス向けの多様なアプリケーションで需要が高く、シンガポールの半導体エコシステムに多様性と強靭性をもたらします。これらの施設は、半導体の前工程（チップ製造）から後工程（先端パッケージング）まで、シンガポールがAI時代に必要な包括的なサプライチェーン能力を強化していることを示しています。

背景・業界文脈

世界のAI市場の急速な拡大は、高性能半導体、特にAIチップとその周辺メモリに対する前例のない需要を生み出しています。シンガポールは、長年にわたり世界有数の半導体製造ハブとしての地位を確立しており、高度な技術インフラ、熟練した労働力、そして強固なサプライチェーンエコシステムを有しています。政府の積極的な投資誘致政策と、研究開発への注力も相まって、シンガポールはAI半導体サプライチェーンにおける戦略的なノードとなっています。

MicronやUMCのような国際的な半導体大手企業の投資は、シンガポールがメモリチップの製造、ロジックチップのファウンドリサービス、そして最も複雑な先端パッケージング技術のすべてにおいて、AIエコシステムの成長を多角的にサポートしていることを明確に示しています。この多層的な恩恵は、シンガポールの経済のレジリエンスと持続的な成長の鍵となっています。

今後の展望

シンガポールのNODXにおける記録的な成長と、MicronおよびUMCの戦略的投資は、同国がAI半導体革命の最前線にいることを強く示唆しています。2027年からのMicronのHBM供給が本格化すれば、シンガポールの輸出はさらに力強い勢いを維持するでしょう。これは、シンガポールが高度な製造能力と技術革新を組み合わせることで、グローバルなハイテクサプライチェーンにおけるその戦略的価値を一層高めることを意味します。

研究者やエンジニアにとっては、HBMのような最先端メモリ技術や22nmプロセスの応用開発において、シンガポールが魅力的なハブとなることを示唆します。投資家にとっては、AI需要に強く連動する半導体エコシステムの中心地として、シンガポールの継続的な成長と高収益性が期待される分野となるでしょう。シンガポールは、今後もグローバルな半導体産業における重要なプレイヤーとして、その存在感を増していくことが予想されます。

元記事: https://www.fsmone.com.my/article/375740/singapore-s-may-nodx-surges-to-22-year-high-ai-integration-runs-deep-p

#21 SK hynix、先進MR-MUFパッケージング採用の12層HBM4Eサンプル出荷：HBM4比で電力効率20%以上、耐熱性17%改善を実現

公開日 2026年06月22日　Advanced Packaging News　韓国



概要

SK hynixは、次世代AIシステム向けに12層HBM4Eメモリのサンプル出荷を開始したと発表しました。この革新的なHBM4Eは、同社独自のAdvanced MR-MUFパッケージング技術を採用することで、単一スタックで48GBの容量と最大16Gbpsのデータ転送速度を実現しています。さらに、HBM4と比較して電力効率を20%以上向上させ、耐熱性を17%改善するという顕著な性能向上を達成しました。SK hynixは現在、顧客との認定プロセスを進めており、増加するAIメモリ需要に対応するため、将来的な量産計画を策定しています。

詳細

主要成果

SK hynixは、次世代AIシステムの中核を担う12層HBM4E（高帯域幅メモリ拡張版）メモリのサンプル出荷を開始しました。このHBM4Eは、同社が独自開発したAdvanced MR-MUF（Mass Reflow-Molded Underfill）パッケージング技術を用いることで、画期的な性能向上を実現しています。具体的には、単一のメモリスタックで48GBという大容量と、最大16Gbpsのデータ転送速度を達成し、HBM4と比較して20%以上の電力効率改善と17%の耐熱性向上を実現しました。この技術ブレークスルーは、AI半導体の性能と信頼性を飛躍的に高める可能性を秘めています。

技術・臨床詳細

HBM4Eは、AIアクセラレーターや高性能コンピューティング（HPC）の進化に不可欠な、高いデータ帯域幅と容量を提供します。12層のDRAMダイを垂直に積層するこのアーキテクチャは、限られたフットプリント内で最大48GBという大容量を実現します。Advanced MR-MUFパッケージング技術は、熱圧縮ボンディング後に液状のアンダーフィル材を注入し、その後一括で硬化させることで、ダイ間の接続信頼性を高めるとともに、効率的な熱拡散経路を形成します。

この技術により、HBM4Eは以下の具体的な改善を達成しました。

- **電力効率20%以上向上**: 内部配線構造の最適化と効率的な熱管理により、AIシステム全体の消費電力削減に貢献します。
- **耐熱性17%改善**: MR-MUF材料の熱伝導性向上と均一なアンダーフィルにより、高負荷時でもメモリチップの動作安定性を保ち、信頼性の高いパフォーマンスを維持します。
- **データ転送速度最大16Gbps**: 各ピンあたり16Gbpsの速度でデータを転送することで、CPU/GPUとHBM間のデータボトルネックを緩和し、AI処理能力を最大化します。

これらの特性は、特に大規模なAIモデルのトレーニングや推論において、その効率と速度を大幅に向上させることを意味します。

背景・業界文脈

AI技術の発展は、半導体メモリに前例のない要求を突きつけています。特に生成AIの台頭により、GPUと結合されるHBMは、従来のメモリと比較してはるかに高い帯域幅と大容量が求められるようになりました。SK hynixは、HBM技術のパイオニアとして、HBM2、HBM2E、HBM3と世代を重ねるごとに技術革新をリードしてきました。今回のHBM4Eのサンプル出荷は、HBMのロードマップにおける重要なマイルストーンであり、競合他社に先駆けて次世代技術を市場に投入する戦略的な動きです。

Advanced MR-MUF技術は、HBMの積層数を増やし、性能を高める上で不可欠な技術であり、SK hynixのHBM市場における優位性を確立する上で重要な役割を果たしています。この技術により、HBMの熱問題と電力消費の問題を効率的に解決し、より高性能なAIチップの実現を可能にします。

今後の展望

SK hynixによる12層HBM4Eサンプルの出荷は、次世代AIシステム開発に大きな影響を与えるでしょう。顧客との認定プロセスを経て、HBM4Eが量産体制に入れば、AIアクセラレーターはさらに高い処理能力と効率性を手に入れることができます。これにより、より大規模で複雑なAIモデルの実行が可能となり、自動運転、高性能コンピューティング、データセンターといった分野でのAIアプリケーションの進化が加速します。

研究者やエンジニアにとっては、HBM4Eの登場により、これまで不可能だった新たなアーキテクチャの設計や、より野心的なAIプロジェクトの実現が可能になります。投資家にとっては、SK hynixがAIメモリ市場における技術的リーダーシップを維持し、将来の成長機会を捉えていることを示す強力なシグナルとなります。HBM4Eは、AI時代の半導体産業において、性能向上の主要な牽引役としてその存在感を増していくことは確実です。

元記事: https://advancedpackaging.news/article/124523/SK_hynix_ships_HBM4E_samples

#22 TSMCとAmkor Technology、米国の先端チップパッケージング能力強化へ10年間の戦略的提携を締結

公開日 2026年06月18日　Focus Taiwan　アメリカ

概要

台湾積体電路製造（TSMC）とAmkor Technologyは、米国の先端半導体パッケージングおよびテスト能力を大幅に強化するため、10年間の戦略的提携を締結しました。この合意は、アリゾナ州に建設中のTSMCファブと連携し、AIアプリケーションで広く利用されるCoWoS（Chip-on-Wafer-on-Substrate）技術を含む先端パッケージング能力を拡大することを目的としています。今回の提携は、AIおよび高性能コンピューティング（HPC）技術への高まる需要をサポートすると同時に、より強靭で国内供給に依存しない米国ベースのチップ製造エコシステムを構築するという米国の国家目標に貢献するものです。

詳細

主要成果

世界最大の半導体ファウンドリである台湾積体電路製造（TSMC）と、世界をリードする独立系半導体アセンブリ・テスト（OSAT）プロバイダーであるAmkor Technologyは、米国における先端半導体パッケージングおよびテスト能力を強化するための10年間にわたる戦略的提携契約を締結しました。この画期的な合意は、特にアリゾナ州で計画されているTSMCの最先端ファブと連携し、AIや高性能コンピューティング（HPC）アプリケーションで広く使用されるCoWoS（Chip-on-Wafer-on-Substrate）技術を含む、先進パッケージングソリューションの供給を大幅に拡大することを目的としています。

技術・臨床詳細

CoWoSは、TSMCが開発した画期的な2.5D/3Dパッケージング技術であり、複数の半導体ダイ（例えば、高性能CPU/GPUとHBMメモリ）をシリコンインターポーザー上に統合し、そのインターポーザーをさらにパッケージ基板に実装する手法です。これにより、ダイ間の接続距離が短縮され、データ転送帯域幅が劇的に向上し、電力効率も改善されます。AIチップの演算能力とデータスループットの要求が指数関数的に増大する中で、CoWoSは、従来の2Dパッケージングでは実現不可能な性能と集積度を提供するため、最も重要な先端パッケージング技術の一つとされています。

Amkor Technologyは、OSAT業界のリーダーとして、CoWoSのような複雑な先端パッケージングの量産経験と専門知識を有しています。今回の提携により、Amkorはアリゾナ州に最先端のパッケージング施設を建設または拡張し、TSMCが製造するウェーハの後工程処理を一元的に担うことが想定されます。これにより、チップ製造からパッケージング、テストまでの一連のプロセスが米国国内で完結するサプライチェーンが強化され、AIチップ供給の安定性とセキュリティが向上します。

背景・業界文脈

近年、地政学的リスクの高まりとサプライチェーンの脆弱性への懸念から、米国は国内での半導体製造能力の強化を国家戦略として推進しています。CHIPS法などの政策により、TSMCをはじめとする主要半導体企業が米国への投資を加速させています。しかし、先端半導体の製造には、前工程のウェーハ製造だけでなく、高性能な後工程パッケージング能力が不可欠です。これまで、先端パッケージングの多くはアジアに集中しており、これが米国の半導体サプライチェーンにおけるボトルネックとなっていました。

TSMCとAmkorの10年間の提携は、このボトルネックを解消し、米国に包括的な先端半導体エコシステムを構築するための重要なステップです。特にAIやHPCの成長は、高度に統合されたチップソリューションへの需要を押し上げており、国内での先端パッケージング能力の確保は、米国の技術的リーダーシップを維持するために極めて重要となります。

今後の展望

TSMCとAmkor Technologyの今回の戦略的提携は、米国の半導体産業にとって歴史的な意義を持つものです。アリゾナ州における先端パッケージング能力の拡大は、AIやHPC向けチップの生産を加速させ、これらの分野における米国の競争力を一層強化するでしょう。この合意は、長期的な視点に立ったサプライチェーンのレジリエンス構築に向けたモデルケースとなり、他の半導体企業にも同様の国内投資を促す可能性があります。

研究者やエンジニアにとっては、米国国内で最先端のパッケージング技術開発と量産に携わる新たな機会が生まれます。投資家にとっては、半導体製造エコシステムの地域分散化と先端パッケージングへの需要増加が、TSMCやAmkorのような企業にとって持続的な成長ドライバーとなることを示唆しており、長期的な投資価値が高まります。この提携は、次世代のAI技術を支える半導体インフラの構築において、極めて重要な役割を果たすことになるでしょう。

元記事: https://m.economictimes.com/tech/technology/tsmc-amkor-sign-10-year-deal-to-boost-advanced-chip-packaging-in-us/articleshow/131832933.cms

#23 OSATベンダー、AI関連先端パッケージング需要に牽引され2026年第1四半期に大幅な収益成長：ASE 18%増、Amkor 25%増

公開日 2026年06月26日　Counterpoint Research　グローバル



概要

2026年第1四半期に、OSAT（Outsourced Semiconductor Assembly and Test）セクターは、AI駆動の先端パッケージング需要に支えられ、堅調な収益成長を記録しました。世界最大のOSAT企業であるASE Technology Holdingは前年比18%の収益成長を報告し、LEAP先端パッケージングの2026年収益目標を35億ドル以上に上方修正しました。また、Amkor Technologyも前年比25%増の収益を達成し、先端パッケージングラインの高い稼働率が貢献しています。両社は、TSMCのCoWoSパッケージング供給逼迫が緩和されつつある中で、顧客からのさらなる能力コミットメントが増加していることを強調しており、AI時代の半導体サプライチェーンにおいてOSATの戦略的重要性が増していることを示しています。

詳細

主要成果

2026年第1四半期において、OSAT（Outsourced Semiconductor Assembly and Test）セクターは、AI技術の急速な進展によってもたらされる先端パッケージング需要に強く牽引され、堅調な収益成長を達成しました。この期間、世界最大のOSAT企業であるASE Technology Holdingは、前年同期比18%という目覚ましい収益成長を報告し、その勢いを受けて2026年のLEAP先端パッケージングからの収益目標を、当初の32億ドルから35億ドル以上に上方修正しました。また、Amkor Technologyも、前年同期比25%増という大幅な収益増加を記録し、これは同社の先端パッケージングラインの高い稼働率によって支えられています。

技術・臨床詳細

OSATベンダーの収益成長は、主に2.5D/3Dパッケージング、チップレット統合、およびHBM（高帯域幅メモリ）スタッキングといった先進技術への需要の高まりによるものです。これらの技術は、AIプロセッサの性能を最大化するために不可欠であり、より高い相互接続密度、改善された熱管理、そして電力効率を提供します。ASEのLEAPプラットフォームは、Low-cost, Efficient, Advanced Packagingの略であり、多様な顧客ニーズに対応する柔軟性と効率性を備えた先端パッケージングソリューションを提供しています。

Amkorは、特にTSMCのCoWoS（Chip-on-Wafer-on-Substrate）技術のサプライチェーンにおいて重要な役割を果たしており、高密度なパッケージングとテストサービスを提供しています。CoWoSは、複数のチップレット（ロジックとメモリ）をシリコンインターポーザー上に統合する技術であり、AIアクセラレーターの性能ボトルネックを解消する鍵となります。両社が強調する「CoWoS供給の逼迫緩和」と「顧客からの能力コミットメント増加」は、先端パッケージング能力の増強が進み、AIチップの供給体制が強化されつつあることを示しています。

背景・業界文脈

AI、特に生成AIの普及は、高性能半導体に対する前例のない需要を生み出しており、半導体製造プロセスのボトルネックは、従来の微細化（前工程）から、チップの統合とパッケージング（後工程）へと移行しています。OSAT企業は、この新たなボトルネックを解決する上で中心的な役割を担っており、ファウンドリパートナーとの緊密な連携を通じて、最先端のAIチップソリューションを市場に供給しています。

ASEとAmkorの強力な業績は、半導体産業における後工程の戦略的価値がかつてないほど高まっていることを明確に示しています。これは、従来の半導体製造の垂直統合モデルが変化し、専門化されたOSAT企業がイノベーションと市場投入速度において重要な役割を果たすヘテロジニアス統合の時代における必然的な流れです。

今後の展望

OSATベンダーの堅調な収益成長と、ASEおよびAmkorの積極的な戦略は、AI半導体市場の継続的な拡大と、先端パッケージング技術がその成長の主要な牽引役であることを明確に示しています。今後、AIアプリケーションの多様化と性能要求のさらなる高まりに伴い、より複雑で革新的なパッケージングソリューションへの需要は一層増加するでしょう。OSAT企業は、この需要に応えるために、継続的な研究開発と設備投資を行い、技術的優位性を維持することが求められます。

研究者やエンジニアにとっては、先端パッケージング技術のフロンティアで働く機会が増え、新たな統合手法や材料開発の重要性が高まります。投資家にとっては、AI時代における半導体サプライチェーンの不可欠な要素として、OSATセクターが引き続き高い成長潜在力を持つ魅力的な投資先となることを示唆しています。このトレンドは、半導体産業全体の構造を再形成し、新たな技術革新とビジネスモデルを促進するでしょう。

元記事: https://counterpointresearch.com/en/insights/global-foundry-revenue-rises-q1-2-206-ai-demand

#24 BE Semiconductor Industries (BESI)、ハイブリッドボンディング需要の急増で長期売上高目標を22億ユーロに、営業利益率目標を45%に上方修正

公開日 2026年06月18日　Bits&Chips　オランダ

概要

BE Semiconductor Industries (BESI) は、長期的な年間売上高目標を従来の15億～19億ユーロから17億～22億ユーロへと大幅に引き上げました。同時に、営業利益率目標の下限も40%から45%に上方修正されました。この積極的な見通しは、2.5D AI関連のデータセンターおよびフォトニクスアプリケーション、並びにロジック、メモリ、Co-packaged opticsにおけるハイブリッドボンディングの新たなユースケースからの需要急増に牽引されています。BESIは、これらの先端パッケージング技術が、半導体業界の次なる成長段階において不可欠であると評価しています。

詳細

主要成果

BE Semiconductor Industries (BESI) は、その長期的な事業見通しを大幅に上方修正し、年間売上高目標をこれまでの15億～19億ユーロから17億～22億ユーロに引き上げました。これに加え、営業利益率の目標下限も従来の40%から45%へと改善されました。この大胆な改訂は、主にAIアプリケーション向けの2.5Dパッケージング、データセンターにおけるフォトニクス統合、そしてロジック、メモリ、Co-packaged optics（CPO）におけるハイブリッドボンディングの新たな応用事例から来る、前例のない需要の増加に起因しています。BESIは、これらの技術が半導体性能向上の次なるフロンティアであると確信しています。

技術・臨床詳細

ハイブリッドボンディングは、半導体ダイを直接接合する技術であり、従来のワイヤーボンディングやフリップチップボンディングと比較して、はるかに高い相互接続密度と短い配線長を実現します。これにより、データ転送速度が劇的に向上し、電力消費も削減されます。特に、AIアクセラレーターや高性能コンピューティング（HPC）における2.5D/3Dパッケージングでは、複数のチップレット（ロジック、HBMなど）を極めて高精度に統合する必要があり、ハイブリッドボンディングがその主要な実現技術となっています。

BESIは、このハイブリッドボンディング技術において業界をリードする装置プロバイダーであり、そのボンダ装置は、サブミクロンレベルの精度でダイを接合する能力を有しています。この技術は、特に以下の分野で需要を牽引しています。

- **2.5D AI関連データセンター**: AIチップとHBMメモリを統合したGPUパッケージにおいて、高速・高密度な接続を提供します。
- **フォトニクスアプリケーション**: シリコンフォトニクスチップの高性能化と、光I/Oコンポーネントとの統合に不可欠です。
- **ロジックおよびメモリの高度統合**: チップレットアーキテクチャの普及に伴い、異なる機能を持つチップレット間の高密度接続に利用されます。
- **Co-packaged optics (CPO)**: スイッチングチップと光トランシーバーを単一のパッケージ内に統合するCPOでは、超高速データ伝送と低消費電力を実現するためにハイブリッドボンディングが重要な役割を果たします。

これらの技術は、データセンターの帯域幅要求の増加と電力効率の改善に直接貢献し、AIインフラの進化を加速させます。

背景・業界文脈

半導体業界は、ムーアの法則の減速に直面し、トランジスタの微細化だけでなく、パッケージングによる性能向上に注力しています。この「More than Moore」時代において、先端パッケージング、特にハイブリッドボンディングは、チップレットエコシステムの発展とヘテロジニアス統合の実現を可能にする鍵となっています。AIの台頭は、この傾向をさらに加速させ、データセンターの消費電力とデータトラフィックの爆発的な増加に対応するため、半導体コンポーネントの統合密度と効率の向上が喫緊の課題となっています。

BESIのような装置メーカーは、この技術シフトの最前線におり、その革新的なボンディングソリューションが、次世代半導体の製造を可能にしています。今回のBESIの目標上方修正は、ハイブリッドボンディング市場の成熟と、それに伴う半導体製造装置市場の強い成長モメンタムを明確に示しています。

今後の展望

BESIの長期的な売上高および営業利益率目標の上方修正は、ハイブリッドボンディング技術が半導体業界の持続的な成長エンジンとして確立されたことを裏付けています。AI、HPC、データセンターの需要が今後も加速するにつれて、ハイブリッドボンディングのような先端パッケージング技術は、ますます不可欠となるでしょう。これにより、BESIは今後も高成長と高収益性を維持する可能性が高いです。

研究者やエンジニアにとっては、ハイブリッドボンディング技術が提供する新たな設計の自由度と性能向上の機会が拡大します。チップレットのさらなる微細化と、光学デバイスとの統合は、これまで想像できなかったような新たなアプリケーションの創出を可能にするでしょう。投資家にとっては、半導体サプライチェーンにおいて戦略的な地位を占め、AI駆動型経済の恩恵を直接受ける企業として、BESIは引き続き魅力的な投資対象となります。ハイブリッドボンディングは、単なる製造プロセスではなく、次世代半導体アーキテクチャを形成する基盤技術としての役割を強化していくことでしょう。

元記事: https://bits-chips.com/article/besi-raises-long-term-targets-on-ai-packaging-and-hybrid-

bonding-demand/

収集日: 2026年06月26日 | 自動記事収集・翻訳システム (Gemini API使用)

#25 TSMC CoWoS生産能力が大幅に拡大、NVIDIA B300サーバーの供給制約を解消、リードタイムも8〜16週間に短縮

公開日 2026年06月24日　Contrary Research　台湾

概要

TSMCのCoWoS（Chip-on-Wafer-on-Substrate）パッケージング生産能力が大幅に拡大したことで、2025年に6ヶ月以上を要していたGPUの調達における主要な制約が解消されました。この改善により、新しいNVIDIA B300サーバーは、現在10〜20%の前払い金と8〜16週間のリードタイムで発注可能となっています。これは、AIインフラ構築の最も高価な部分であるGPUサーバーの供給状況が劇的に改善されたことを示唆しています。以前の供給不足が解消されたことで、AIコンピューティング能力の展開が加速し、市場のダイナミクスに大きな影響を与える可能性があります。

詳細

主要成果

世界最大の半導体ファウンドリである台湾積体電路製造（TSMC）は、同社の最先端パッケージング技術であるCoWoS（Chip-on-Wafer-on-Substrate）の生産能力を大幅に拡張しました。これにより、2025年にAI向けGPUの調達を深刻に妨げていたCoWoSパッケージングの供給制約が、2026年6月現在、事実上解消されたと報じられています。この画期的な改善の結果、最新のNVIDIA B300サーバーは、わずか10～20%の前払い金と8～16週間という大幅に短縮されたリードタイムで発注が可能となり、AIインフラ展開の大きなボトルネックが取り除かれました。

技術・臨床詳細

CoWoSは、高性能なロジックチップ（GPUなど）と複数のHBM（高帯域幅メモリ）ダイをシリコンインターポーザー上に統合し、そのインターポーザーをさらにパッケージ基板に実装する2.5Dパッケージング技術です。この技術は、AIチップに不可欠な超高帯域幅と低遅延のデータ転送を実現するために極めて重要です。CoWoSの生産には、高価な特殊装置と高度な技術的専門知識が必要であり、これまでその限られた生産能力が、NVIDIAのGPUなどのAIアクセラレーターの供給を制約する主要因となっていました。

TSMCによる生産能力の拡張は、新規工場の建設、既存ラインの最適化、そして装置サプライヤーとの協力強化によって達成されたと推測されます。この拡張により、GPUとHBMの統合パッケージの生産量が飛躍的に増加し、NVIDIA B300サーバーのような最先端AIハードウェアの市場投入が加速します。具体的に、以前は6ヶ月以上かかっていたGPU調達のリードタイムが、最大で半減以下になったことは、AI開発企業にとって多大なメリットをもたらします。

背景・業界文脈

生成AI技術の急速な発展は、GPUを中核とするAIアクセラレーターに対する前例のない需要を生み出してきました。2023年から2025年にかけて、NVIDIAのH100や次世代GPUは、その高い性能と限られた供給能力のために、市場で最も入手困難な製品の一つとなっていました。特にCoWoSパッケージングのボトルネックは、AIインフラ投資の主要な阻害要因であり、多くの企業がAIコンピューティング能力の増強に苦慮していました。

TSMCは、AI時代の半導体サプライチェーンにおいて極めて戦略的な役割を担っており、そのCoWoS能力の拡大は、AI市場全体の健全な成長にとって不可欠です。今回の供給制約の解消は、AIチップのコスト効率と入手可能性を改善し、より幅広い企業や研究機関がAI技術を活用できるようになることを意味します。これは、AIインフラへの投資サイクルが加速し、AI技術の民主化を促進する可能性を秘めています。

今後の展望

TSMCのCoWoSパッケージング能力の大幅な拡張は、AIインフラの展開において決定的な転換点となるでしょう。NVIDIA B300サーバーのリードタイム短縮は、クラウドサービスプロバイダー、エンタープライズ、そしてスタートアップ企業が、より迅速かつ効率的にAIコンピューティング能力をスケールアップできることを意味します。これにより、AIモデルのトレーニングとデプロイメントが加速し、AI技術のイノベーションがさらに促進されることが期待されます。

研究者やエンジニアにとっては、高性能GPUの入手が容易になることで、これまでリソース不足で滞っていた大規模なAI研究や開発プロジェクトが加速する機会が生まれます。投資家にとっては、AIインフラへの投資サイクルが再活性化され、半導体業界、特に後工程およびAI関連ハードウェア市場が持続的な成長を遂げるという強力なシグナルとなります。この供給改善は、AI経済全体に広範な好影響をもたらし、次世代技術の加速に寄与するでしょう。

元記事: https://research.contrary.com/report/why-20-of-neoclouds-wont-survive-the-ai-boom

#26 Analog Technologies、高度な熱管理と小型化を要求する防衛システム向けに専門的な先端パッケージングを提供

公開日 2026年06月21日　Analog Technologies　アメリカ

概要

Analog Technologiesは、高度な熱管理と小型化が不可欠なプログラム向けに、専門的な半導体パッケージングおよび相互接続機能を提供しています。同社のサービスには、ワイヤーボンディング、銀焼結、フリップチップ、チップオンボード、チップオンフレックスなどが含まれ、特にパワーエレクトロニクス、センサープラットフォーム、防衛システムといった要求の厳しいアプリケーションをサポートしています。これらの高密度相互接続ソリューションは、マルチダイやチップスケールアセンブリを可能にし、高周波および高信頼性が求められる環境下でコンパクトな設計を実現します。

詳細

主要成果

Analog Technologiesは、高度な熱管理と極めて高い小型化が要求される特殊なプログラム、特に防衛システムや高信頼性アプリケーション向けに、独自の専門性を備えた半導体パッケージングおよび相互接続ソリューションを提供しています。同社のサービスは、ワイヤーボンディング、銀焼結、フリップチップ、チップオンボード（COB）、チップオンフレックス（COF）といった幅広い技術を網羅し、高密度な電子回路の効率的な統合を可能にします。これにより、過酷な環境下で動作する高性能デバイスの信頼性と耐久性が保証されます。

技術・臨床詳細

Analog Technologiesが提供する先端パッケージングおよび相互接続機能は、特定のアプリケーションに最適化されたカスタムソリューションです。主な技術とそれらがもたらす利点は以下の通りです。

- **ワイヤーボンディング**: チップと基板を金線やアルミ線で接続する最も一般的な方法。高い柔軟性を提供し、様々なアプリケーションに対応します。
- **銀焼結**: 高い熱伝導性と電気伝導性を持ち、高出力パワーエレクトロニクスにおける熱管理に優れています。従来のろう付けやはんだ付けよりも高温に耐え、信頼性が向上します。
- **フリップチップボンディング**: チップを直接基板に接続することで、配線長を短縮し、電気的性能と信号整合性を向上させます。高周波アプリケーションや、高速データ転送が求められるAIモジュールに最適です。
- **チップオンボード (COB) および チップオンフレックス (COF)**: ベアチップを直接基板（COB）またはフレキシブル基板（COF）に実装することで、パッケージサイズを劇的に小型化し、コストを削減します。これにより、センサープラットフォームやウェアラブルデバイスなど、スペースに制約のあるアプリケーションへの統合が可能になります。
- **マルチダイおよびチップスケールアセンブリ**: 複数のチップを単一のパッケージ内に統合する技術により、システム全体のフットプリントを削減し、性能を向上させます。

これらの技術は、パワーエレクトロニクスにおいて高効率な電力変換を、センサープラットフォームにおいて高感度かつ小型の検出モジュールを、そして防衛システムにおいて極限環境下での堅牢な動作を可能にします。

背景・業界文脈

現代の電子システムは、小型化、高性能化、そして高信頼性という相反する要求に直面しています。特に防衛、航空宇宙、医療といった分野では、極めて高い環境耐性と長寿命が求められる一方で、複雑な機能を限られたスペースに統合する必要があります。従来の標準的なパッケージング技術では、これらの要求を満たすことが困難になりつつあります。このため、Analog Technologiesのような専門企業が提供するカスタム化された先端パッケージングソリューションの価値が高まっています。

AIの進化に伴い、エッジデバイスや組み込みシステムにおいても、高速なデータ処理と効率的な電力管理が求められており、高密度相互接続と優れた熱管理は、これらのシステムを実現するための基盤技術となっています。

今後の展望

Analog Technologiesの専門的な先端パッケージングサービスは、要求の厳しいアプリケーション分野において、今後ますますその重要性を増していくでしょう。特に、防衛システムの近代化、IoTデバイスの普及、そしてAIのさらなる進化は、高密度相互接続、優れた熱管理、および超小型化を可能にするパッケージングソリューションへの需要を継続的に高めます。

研究者やエンジニアにとっては、これらの技術が、新たな機能を持つデバイスやシステムを設計する上での可能性を広げ、極限環境下での性能と信頼性を追求する上での鍵となります。投資家にとっては、ニッチながらも高付加価値な半導体パッケージング市場におけるAnalog Technologiesの専門性が、安定した成長と収益性をもたらす魅力的な要素となるでしょう。同社は、カスタムソリューションを通じて、未来の高性能電子デバイスの実現に貢献し続けることが期待されます。

元記事: https://analog-tech.com/services/advanced-packaging-interconnects/

#27 Applied Materials、DRAMおよび先端パッケージング向け新システム発表：AIチップ製造を加速するエピタキシー、CMP、e-beam検査技術を投入

公開日 2026年06月25日　Barchart.com　アメリカ



概要

Applied Materialsは、次世代AIを駆動する先端3Dチップアーキテクチャの構築を加速させるため、一連の新しいチップ製造システムを発表しました。これには、DRAM製造プロセスを最適化するエピタキシーシステム、および先端パッケージング向けのCMP（化学機械研磨）、成膜、e-beam検査システムが含まれます。特に、新しいSEMVision™ G7APは、シリコン、有機、ガラス基板全体で高解像度の欠陥レビューと自動分類を可能にし、先端パッケージングの歩留まり学習を劇的に加速させます。これらのイノベーションは、AIチップの性能、信頼性、製造効率を向上させる上で不可欠な進歩をもたらします。

詳細

主要成果

Applied Materialsは、次世代AIアプリケーションを駆動する最先端の3Dチップアーキテクチャの構築を加速させることを目的とした、包括的な新チップ製造システム群を発表しました。このポートフォリオには、DRAM製造プロセスを最適化するための先進的なエピタキシーシステム、および先端パッケージング工程における品質と歩留まりを向上させるためのCMP（化学機械研磨）、成膜、革新的なe-beam検査システムが含まれます。特に注目されるのは、シリコン、有機、ガラス基板全体で高解像度の欠陥レビューと自動分類を可能にするSEMVision™ G7APであり、これにより先端パッケージングの歩留まり学習プロセスが劇的に加速されることが期待されます。

技術・臨床詳細

Applied Materialsが導入する新システムは、半導体製造プロセスのボトルネックを解消し、AIチップの複雑な要件に対応するために設計されています。

- **DRAM向けエピタキシーシステム**: 高速・高容量のHBM（高帯域幅メモリ）に不可欠なDRAMは、微細な構造と正確な膜厚制御を必要とします。新しいエピタキシーシステムは、これらの要件を満たすことで、DRAMの性能と歩留まりを最適化します。これは、AIチップのメモリ帯域幅を最大化する上で重要です。
- **先端パッケージング向けCMPシステム**: チップレットや3D積層技術において、複数のダイを正確に接合するためには、ウェーハ表面の極めて高い平坦性が不可欠です。新しいCMPシステムは、材料除去の均一性と表面品質を向上させ、ハイブリッドボンディングのような次世代パッケージング技術の実現を可能にします。
- **成膜システム**: 先端パッケージングにおける各層間の絶縁や接続には、高品質で均一な薄膜形成が不可欠です。Applied Materialsの新しい成膜技術は、これらの要求に応え、信号整合性と信頼性の高い相互接続を保証します。
- **SEMVision™ G7AP e-beam検査システム**: 先端パッケージングでは、ウェーハや基板上に微細な欠陥が、最終製品の信頼性に大きく影響します。SEMVision™ G7APは、高解像度e-beam技術を利用して、シリコン、有機（RDL）、ガラス基板の広範囲にわたる欠陥を迅速かつ正確に検出、分類します。これにより、欠陥の根本原因を早期に特定し、製造プロセスを迅速に最適化することで、AIチップ製造の歩留まり学習サイクルを劇的に短縮します。

背景・業界文脈

AIモデルの複雑化と大規模化は、半導体チップのアーキテクチャに革命をもたらしています。従来の2Dスケーリングの限界に直面し、業界は3D積層、チップレット、ヘテロジニアス統合といった先端パッケージング技術へとシフトしています。これらの技術は、データ転送速度の向上、電力効率の改善、そして限られたスペースでの高性能化を実現するために不可欠です。Applied Materialsのような半導体製造装置のリーディングカンパニーは、この技術シフトを可能にする上で中心的な役割を担っています。同社の新システム発表は、AI時代の半導体製造におけるイノベーションの加速を明確に示しています。

今後の展望

Applied Materialsが発表したDRAMおよび先端パッケージング向け新システム群は、AIチップ製造のボトルネックを解消し、次世代AI技術の商業化を加速させる上で極めて重要です。特に、SEMVision™ G7APのような高度な検査技術は、複雑な3Dパッケージングにおける歩留まり向上と信頼性確保に不可欠であり、AIチップの大量生産とコスト効率改善に大きく貢献するでしょう。

研究者やエンジニアにとっては、これらの新しい装置が、DRAM設計の限界を押し広げ、より革新的なパッケージングアーキテクチャを探索するためのツールを提供します。投資家にとっては、AI市場の成長が半導体製造装置分野に直接的な恩恵をもたらし、Applied Materialsのような技術リーダーが持続的な成長を遂げるという強力なシグナルとなります。これらの技術革新は、AIチップの性能とコスト効率を向上させ、AI技術が社会に浸透する速度をさらに加速させるでしょう。

元記事: https://www.barchart.com/story/news/2648655/applied-materials-introduces-new-systems-to-accelerate-dram-and-advanced-packaging-for-ai-chips

#28 ATLANT 3D、A*STAR IMRE、NAMICがシンガポールでAI駆動型材料発見ハブを設立、半導体・先端パッケージング分野のイノベーションを加速

公開日 2026年06月24日　Yahoo Finance　シンガポール

概要

ATLANT 3D、シンガポール科学技術研究庁材料・工学研究所（A*STAR IMRE）、および国立アディティブマニュファクチャリングイノベーションクラスター（NAMIC）は、シンガポールに先端材料開発ハブ（A-HUB）を設立するための覚書を締結しました。この戦略的提携は、ATLANT 3D独自のDirect Atomic Layer Processing (DALP®)技術とA*STAR IMREの材料科学専門知識を組み合わせ、AI駆動型の材料発見を通じて半導体、シリコンフォトニクス、先端パッケージング分野のイノベーションを加速させることを目指します。A-HUBは、高スループット材料合成、自律的材料発見、および技術開発の加速を支援し、シンガポールを先端材料研究の世界的ハブとしてさらに強化します。

詳細

主要成果

ATLANT 3D、シンガポール科学技術研究庁材料・工学研究所（A*STAR IMRE）、および国立アディティブマニュファクチャリングイノベーションクラスター（NAMIC）は、シンガポールに画期的な先端材料開発ハブ（A-HUB）を設立するための覚書（MOU）を締結しました。この画期的な提携は、ATLANT 3Dが持つ特許技術であるDirect Atomic Layer Processing (DALP®)と、A*STAR IMREの広範な材料科学の専門知識を融合させることを目的としています。主要な目標は、AI駆動型の材料発見アプローチを通じて、半導体、シリコンフォトニクス、および先端パッケージングといった重要分野におけるイノベーションを加速させることです。

技術・臨床詳細

A-HUBは、既存の材料発見プロセスを根本的に変革することを目指しています。従来の試行錯誤型のアプローチは時間とコストがかかりますが、AI駆動型の手法は、膨大なデータ分析とシミュレーションを組み合わせることで、新材料の特性予測と合成条件の最適化を劇的に加速させます。このハブの中核となる技術的要素は以下の通りです。

- **Direct Atomic Layer Processing (DALP®)**: ATLANT 3Dが開発したこの技術は、ナノスケールでの材料堆積を原子層レベルで精密に制御することを可能にします。これにより、極めて薄く均一な膜や複雑な3D構造の形成が可能となり、半導体デバイスの性能向上、シリコンフォトニクスにおける光学部品の最適化、そして先端パッケージングにおける高密度相互接続の実現に貢献します。
- **AI駆動型材料発見プラットフォーム**: 機械学習アルゴリズムとデータサイエンスを駆使し、材料の組成、構造、特性間の関係性を分析します。これにより、特定のアプリケーション要件を満たす新規材料の候補を迅速に特定し、実験設計を最適化することで、R&Dサイクルを短縮します。
- **高スループット材料合成**: 自動化されたシステムとロボティクスを導入し、多数の材料サンプルを同時に合成および特性評価することで、発見プロセスを加速させます。

これらの技術を統合することで、A-HUBは半導体デバイスの電力効率、データ転送速度、信頼性といった性能パラメーターを向上させる新材料の開発を可能にし、特にHBMやチップレットのような先端パッケージングの進化をサポートします。

背景・業界文脈

半導体産業は、ムーアの法則の限界に直面し、性能向上の新たなフロンティアとして材料科学と先端パッケージングに注目しています。AIとHPC（高性能コンピューティング）の需要が加速する中、既存の材料では対応できない熱管理、電気的性能、信頼性といった課題が顕在化しています。新しい材料の発見と開発は、次世代半導体技術を実現するための鍵となります。シンガポールは、高度な研究インフラと強力なエコシステムを持つ地域として、先端製造および材料科学の研究開発に積極的に投資しており、今回の提携もその戦略の一環です。

A*STAR IMREは、材料研究における世界的なリーダーであり、NAMICはアディティブマニュファクチャリング分野でのイノベーションを推進する機関です。ATLANT 3Dとの連携は、これらの機関の専門知識と最先端技術を結集し、グローバルな課題解決に貢献する可能性を秘めています。

今後の展望

シンガポールに設立されるA-HUBは、AI駆動型材料発見の可能性を最大限に引き出し、半導体、シリコンフォトニクス、先端パッケージング分野におけるイノベーションを劇的に加速させるでしょう。高スループット材料合成と自律的発見の能力は、新材料開発のリードタイムを大幅に短縮し、市場への投入を早めることが期待されます。

研究者やエンジニアにとっては、原子層レベルの精密加工技術とAIを活用した材料科学の最先端で研究開発を行う絶好の機会が提供されます。投資家にとっては、先端材料技術がAI時代の半導体産業の成長を支える基盤となるため、この分野への投資は長期的な視点から非常に魅力的です。A-HUBの成功は、シンガポールを先端材料研究の世界的ハブとして確立し、グローバルな半導体産業の技術革新に貢献する新たなモデルを提示することになるでしょう。

元記事: https://sg.finance.yahoo.com/news/atlant-3d-star-imre-namic-073000539.html

#29 HBM4E、2026年後半から2027年に高性能メモリ市場を席巻へ：シングルスタック帯域幅最大4.0TB/s、容量48GB以上でAIモデルを高速化

公開日 2026年06月18日　Ersa Electronics　グローバル



概要

HBM4E（高帯域幅メモリ拡張版）は、シングルスタック帯域幅が最大3.6～4.0 TB/s、容量が48GB以上と予測され、2026年後半から2027年にかけて高性能メモリ市場を牽引する見込みです。この次世代メモリは、超大規模AIモデルのトレーニング効率を大幅に向上させることが期待されています。Samsungは2026年5月に、SK hynixは2026年6月にHBM4Eのサンプル出荷を開始しており、Micronも2027年の量産を計画しています。HBM4Eの実現には、SK hynixのAdvanced MR-MUFプロセスのような新しいパッケージング技術が不可欠であり、これにより熱抵抗を約17%低減し、エネルギー効率を20%以上向上させる必要があります。

詳細

主要成果

HBM4E（高帯域幅メモリ拡張版）は、その革新的な性能により、2026年後半から2027年にかけて高性能メモリ市場を席巻する準備が整っています。この次世代HBMは、単一スタックあたり最大3.6～4.0 TB/sの驚異的な帯域幅と、48GB以上の大容量を実現すると予測されており、これにより超大規模AIモデルのトレーニング効率が飛躍的に向上することが期待されています。主要なメモリメーカーであるSamsungは2026年5月に、SK hynixは2026年6月にすでにHBM4Eのサンプル出荷を開始しており、Micronも2027年の量産を目指して開発を進めています。

技術・臨床詳細

HBM4Eは、AIアクセラレーターや高性能コンピューティング（HPC）におけるデータボトルネックを解消するために設計されています。その主な技術的特徴と要求事項は以下の通りです。

- **超高帯域幅**: シングルスタックで3.6～4.0 TB/sという帯域幅は、GPUなどのプロセッサへのデータ供給能力を劇的に向上させ、AIモデルのトレーニング時間を短縮し、リアルタイム推論の応答性を高めます。これは、従来のHBM3Eと比較しても大幅な性能向上です。
- **大容量**: 48GB以上の容量は、より大規模なAIモデルをHBM内で処理することを可能にし、DRAMとプロセッサ間のデータ移動を最小限に抑え、全体的なシステム効率を向上させます。
- **高度なパッケージング技術**: 多数のDRAMダイを垂直に積層するHBM4Eの製造には、極めて精密な3Dパッケージング技術が不可欠です。SK hynixのAdvanced MR-MUF（Mass Reflow-Molded Underfill）プロセスのような革新的なパッケージング技術が重要な役割を果たします。これらの技術は、熱抵抗を約17%低減し、エネルギー効率を20%以上向上させることが求められます。これは、高密度に統合されたメモリスタックで発生する熱の問題を克服し、信頼性を維持するために不可欠です。
- **低消費電力**: 高性能化と同時に、データセンターやエッジデバイスにおける電力消費を抑えることが強く求められます。HBM4Eは、効率的な内部設計と熱管理により、ワットあたりの性能を最大化します。

これらの技術的進歩は、AIチップの性能を最大限に引き出し、AI時代のコンピューティング能力を次のレベルへと引き上げます。

背景・業界文脈

AIモデル、特に生成AIのパラメーター数と複雑さの爆発的な増加は、半導体メモリに前例のない要求を突きつけています。HBMは、GPUやAIアクセラレーターとの物理的な近接性により、高い帯域幅と低遅延を提供することで、この課題への主要な解決策となってきました。Samsung、SK hynix、Micronという三大メモリメーカーは、HBM市場におけるリーダーシップを巡って激しい競争を繰り広げており、HBM4Eは彼らのロードマップにおける次なる主要製品です。

HBMの進化は、半導体後工程、特に先端パッケージング技術の進歩と密接に関連しています。より多くのダイを積層し、より高い帯域幅を実現するためには、熱圧縮ボンディング、アンダーフィル材料、そして熱管理ソリューションの革新が不可欠です。HBM4Eは、これらの技術が如何に成熟し、次世代AIインフラに貢献できるかの試金石となります。

今後の展望

HBM4Eの登場は、AIおよび高性能コンピューティング分野に多大な影響を与えるでしょう。2026年後半から2027年にかけての本格的な市場投入は、AIモデルの規模と複雑さの限界をさらに押し広げ、自動運転、創薬、気候変動モデリングなど、データ集約型アプリケーションの発展を加速させます。シングルスタックで4.0TB/sの帯域幅と48GB以上の容量は、研究者がこれまで不可能だった計算を実行し、エンジニアがより野心的なAIシステムを設計するための新たな道を開きます。

研究者やエンジニアは、HBM4Eが提供する膨大なデータ処理能力を最大限に活用するための新しいアルゴリズムやアーキテクチャの開発に注力するでしょう。投資家にとっては、HBM4EがAI時代における高性能メモリ市場の主要な成長ドライバーとなるため、関連するメモリメーカーや先端パッケージング技術プロバイダーへの投資機会が拡大します。HBM4Eは、AIが私たちの社会と技術に与える影響をさらに深化させるための鍵となる技術です。

元記事: https://www.ersaelectronics.com/blog/hbm4-hbm4e

収集日: 2026年06月26日 | 自動記事収集・翻訳システム (Gemini API使用)

#30 SK hynix、AIとHBMへの早期戦略的投資が市場価値でSamsungを上回る要因に：NVIDIA需要に対応し生産能力を拡大

公開日 2026年06月24日　Reuters　韓国

概要

SK hynixは、競合するSamsung Electronicsとの差別化を図るため、HBM（高帯域幅メモリ）技術への早期かつ積極的な投資を強化し、NVIDIAからの将来の需要を見越して生産能力を大幅に拡大しました。この戦略が奏功し、同社は2023年に記録的な営業損失を計上した後、2024年にはAIメモリチップの強い需要に牽引され、大幅な業績回復を遂げました。SK hynixはHBMチップの主要部品をファウンドリ部門で製造していますが、製品に使用されるベースダイの生産は台湾積体電路製造（TSMC）に依存しています。この垂直統合と外部委託のハイブリッドモデルが、同社の市場優位性を確立する上で重要な役割を果たしています。

詳細

主要成果

SK hynixは、AIおよび高性能コンピューティング（HPC）市場における高帯域幅メモリ（HBM）技術への先見的な投資戦略により、市場価値において競合であるSamsung Electronicsを上回る大きな成果を上げました。同社はNVIDIAからの将来の需要を正確に予測し、HBMの生産能力を大幅に拡大する決定を下しました。この戦略的判断は、2023年に記録的な営業損失を経験した後、2024年にAIメモリチップの爆発的な需要に牽引されて劇的な業績回復を達成する原動力となりました。

技術・臨床詳細

HBMは、複数のDRAMダイを垂直に積層し、TSV（Through-Silicon Via）を通じてプロセッサと直接接続する3Dパッケージング技術です。これにより、従来のDDRメモリと比較して格段に高いデータ帯域幅と電力効率を実現します。AIアクセラレーター、特にNVIDIAのGPUは、膨大なデータを高速で処理するためにHBMを不可欠なコンポーネントとして採用しています。SK hynixは、このHBM技術において業界の最先端を走り、HBM2、HBM2E、HBM3と世代を重ねるごとに性能と集積度を向上させてきました。

SK hynixの生産戦略は、HBMチップの製造において、主要部品の一部を自社のファウンドリ部門で手掛ける垂直統合と、重要なベースダイの生産を外部の台湾積体電路製造（TSMC）に委託するというハイブリッドモデルを採用しています。このモデルにより、同社はHBMの設計とパッケージング技術に集中しつつ、TSMCの最先端製造プロセスを活用することで、迅速な開発と量産を実現しています。特に、HBM4のような次世代技術では、ベースダイの性能とインターフェースがHBMスタック全体の性能を決定するため、TSMCとの連携は極めて重要です。

背景・業界文脈

2023年は半導体産業全体が低迷し、特にメモリ市場は供給過剰と価格下落に見舞われました。しかし、AI技術の急速な発展は、2024年以降、高性能メモリ市場に劇的な変化をもたらしました。SK hynixは、このトレンドを早期に読み解き、AI向けHBMに集中的な投資を行うことで、競合他社に先駆けてNVIDIAなどの主要顧客からの需要に対応する体制を整えました。一方、Samsungは従来のDRAMやNANDフラッシュの幅広いポートフォリオに注力する中で、HBMへの投資判断がSK hynixと比較して遅れを取ったと分析されています。

この市場のダイナミクスは、半導体産業において、特定のニッチ市場での技術的リーダーシップと早期投資が、企業全体の競争優位性を大きく左右することを示しています。特にAI時代においては、サプライチェーンの柔軟性と戦略的パートナーシップが、市場の変化に迅速に対応するための鍵となります。

今後の展望

SK hynixのHBMへの早期かつ戦略的な投資は、AI時代の高性能メモリ市場における同社の優位性を確固たるものにしました。NVIDIAとの緊密な連携とTSMCとのパートナーシップは、HBM4Eなどの次世代HBM製品の開発と量産をさらに加速させ、AIアクセラレーターの性能向上に貢献するでしょう。この成功は、他の半導体企業にとっても、AI市場の潜在的な成長機会と、それに合わせた戦略的な投資の重要性を示す強力な教訓となります。

研究者やエンジニアにとっては、HBM技術の進化が、より複雑で高性能なAIアーキテクチャの設計を可能にし、新たなイノベーションの機会を創出します。投資家にとっては、AI市場の拡大が半導体メモリ産業、特にHBMセグメントに持続的な成長をもたらすという明確なシグナルとなります。SK hynixは、今後もAIメモリ市場のリーダーとして、その成長を牽引していくことが期待されます。

元記事: https://m.economictimes.com/markets/us-stocks/news/global-market-how-sk-hynixs-ai-bet-helped-it-eclipse-samsung-in-market-value/articleshow/131955095.cms