

# 半導体後工程

## Weekly Intelligence Report

2026-06-13 | 15件 | 6カ国

troy-technical.jp

今週のキーワード

## AI半導体PKG

HBM・基板・新材料の供給網に変化

15

件  
記事数

6

カ国  
対象国

10

倍  
TSMC CoWoS

8000

億円超  
ABF基板投資

### 今週の全15記事 — 5軸評価で読むべき記事を選ぶ

各列の見方 — 技術新規性：ブレークスルー度合い 実用化距離：製品として使える近さ 市場インパクト：業界全体への影響規模  
データ信頼性：定量データ・査読の有無 日本関連度：日本の企業・サプライチェーンとの直接的関連性

#	記事タイトル	種別	技術 新規性	実用化 距離	市場 インパクト	データ 信頼性	日本 関連度	一行サマリ
#01	TSMC、CoWoS能力拡大	企業戦略	●●●●○ ○	●●●●○ ○	●●●●○ ●	●●●●○ ○	●●●●○ ○	TSMCがAIチップ需要に対応しCoWoS生産能力を10倍に拡大、ガラス基板CoPoSも2028年量産目指し開発加速。
#02	SK Hynix、HBM4装置受注	設備投資	●●●●○ ○	●●●●○ ○	●●●●○ ○	●●●●○ ○	●●●●○ ○	SK HynixがHBM4生産能力強化のためHanmi SemiconductorからTC Bonderを受注、2026年9月清州M15X工場に設置。
#03	Samsung、HBM工場検討	企業戦略	●●●●○ ○	●●●●○ ○	●●●●○ ○	●●●●○ ○	●●●●○ ○	Samsungが光州に先端PKG工場建設を検討、HBM積層を2029年までにTCBからHCBへ全面移行する計画。
#04	Silicon Box、融資獲得	企業成長	●●●●○ ○	●●●●○ ●	●●●●○ ○	●●●●○ ○	●●●●○ ○	Silicon Boxが7750万ドル融資を獲得し、先端パッケージングとチップレット統合事業を拡大、2025年量産開始。
#05	ASE、PKG価格引き上げ	市場動向	●●●●○ ○	●●●●○ ●	●●●●○ ○	●●●●○ ○	●●●●○ ○	ASEがAI需要急増で2026年の先端パッケージング価格を5~20%引き上げ、高マージンAI顧客を優先。
#06	Amkor、米にPKG工場	設備投資	●●●●○ ○	●●●●○ ○	●●●●○ ○	●●●●○ ○	●●●●○ ○	Amkorがアリゾナ州に先端パッケージング工場を建設、70億ドル超を投資し米国半導体エコシステムを強化。
#07	NVIDIA、HBM長期契約	市場戦略	●●●●○ ○	●●●●○ ●	●●●●○ ●	●●●●○ ○	●●●●○ ○	NVIDIAが2028年以降も続くHBM供給不足を見越し、SK Hynixなど主要メーカーと複数年契約を締結。
#08	欧州、PKG投資強化	地域戦略	●●●●○ ○	●●●●○ ○	●●●●○ ○	●●●●○ ○	●●●●○ ○	欧州が先端パッケージングとチップレット統合へ投資強化、imecのFAMESパイロットライン稼働でサプライチェーンリスク軽減へ。
#09	Ibiden/Unimicron、ABF	設備投資	●●●●○ ○	●●●●○ ○	●●●●○ ●	●●●●○ ○	●●●●○ ●	IbidenとUnimicronがAIサーバー向けABF基板生産能力を合計8000億円超投資で大幅増強、供給不足解消へ。
#10	ガラス基板競争加速	技術トレンド	●●●●○ ○	●●●●○ ○	●●●●○ ●	●●●●○ ○	●●●●○ ○	AIパッケージングでガラス基板がゲームチェンジャーに浮上、Intel、TSMC、Samsungなどが量産に向け開発競争加速。
#11	低歪みフュージョン	学術論文	●●●●○ ●	●●●●○ ○	●●●●○ ○	●●●●○ ●	●●●●○ ○	空圧湾曲ウェーハを用いた低歪みフュージョンボンディングでサブ10nmの残存歪みを達成、BSPDN実用化に貢献。
#12	先端PKG技術の進化	解説記事	●●●●○ ○	●●●●○ ●	●●●●○ ○	●●●●○ ○	●●●●○ ○	2.5D/3D統合、チップレット、ハイブリッドボンディングなど先端パッケージング技術がAI・HPCを牽引。
#13	IntelとTeslaが提携	企業提携	●●●●○ ○	●●●●○ ○	●●●●○ ○	●●●●○ ○	●●●●○ ○	IntelとTeslaがAI6データセンター向けに先進パッケージングで提携、EMIB/Foveros活用し高密度AIブレインを構築。

#	記事タイトル	種別	技術 新規性	実用化 距離	市場 インパクト	データ 信頼性	日本 関連度	一行サマリ
#14	Apple M5 Ultra、SoIC-mH	新製品情報	●●●●○ ○	●●●○ ○	●●●●○ ○	●●●○ ○	●●●○ ○	Apple M5 UltraチップがTSMC N3Pプロセスと高密度パッケージングSoIC-mHを採用、WWDCで発表か。
#15	TSMC、CPO量産開始	新技術発表	●●●●○ ○	●●●○ ○	●●●●○ ●	●●●○ ○	●●●○ ○	TSMCがCPOプラットフォーム「COUPE」を2026年量産開始、Micro LED統合でAIクラスター性能向上へ。

●●●●○ High ●●●○ Med-High ●●○○○ Med ●○○○○ Low | 背景黄色 = 注目記事

## 今週、判断に影響する3つの問い

### ① AI半導体パッケージングのボトルネック解消戦略は十分か？

TSMCのCoWoS生産能力10倍増強やIbiden/UnimicronのABF基板への巨額投資に関わらず、HBMや基板の供給不足は2028年まで続く見込みです。自社のAIチップ開発・生産ロードマップにおいて、これらのボトルネックをどう乗り越えるか、具体的な戦略は策定されていますか？

### ② 次世代パッケージング材料「ガラス基板」への対応は万全か？


Intel、TSMC、Samsungが2026-2029年での量産を目指すガラス基板は、従来の有機基板の限界を突破する可能性を秘めています。この新材料がもたらす設計思想の変化や、関連する材料・装置のサプライチェーンへの影響を評価し、自社の技術開発や調達戦略に組み込む準備はできていますか？

### ③ 日本の強みである材料・装置技術をどう活かし、新たな市場を創出するか？

IbidenのABF基板投資や、低歪みフュージョンボンディングのような基礎研究の進展は、日本の材料・装置メーカーにとって大きな機会です。しかし、これらの技術を次世代AI半導体PKGの主流に押し上げるための戦略的連携や、グローバル市場でのプレゼンス強化に向けた具体的なアクションは取れていますか？

## 日本企業にとっての「機会 vs 脅威」

日本企業にとっての「機会 vs 脅威」マトリクス



項目	象限	↑ 機会	↓ 脅威
● TSMC CoPoS	注意	ガラス基板材料/装置需要	有機基板市場の縮小
● HBM不足	注意	HBM関連材料/装置需要	HBM調達難、価格高騰
● ABF基板	機会大	日本の材料メーカー優位	生産能力不足の継続
● ガラス基板	注意	新材料・装置市場	有機基板からの転換
● CPO量産	注意	光電融合技術市場	既存光モジュール陳腐化
● OSAT価格	脅威大	—	パッケージングコスト増
● 低歪PKG	機会大	次世代PKG技術確立	—

---

● 欧州PKG	参考	新市場開拓の可能性	—
---------	----	-----------	---

## 深掘り ① — TSMC、AI向けPKG能力を大幅増強

#01 | 2026/06/10 | Tom's Hardware | 技術新規性●●●●○ 実用化距離●●●●○ 市場インパクト●●●●●  
データ信頼性●●●●○ 日本関連度●●●●○

TSMCはAIアクセラレータの爆発的需要に対応するため、CoWoS生産能力を2026年末までに2023年末比で10倍以上の月間12万~13万枚に増強する計画を発表しました。しかし、需要は依然として供給を上回ると予測されています。NVIDIAの次世代GPU向けSoIC生産拠点も整備を進めています。

さらに、TSMCは2028~2029年の量産を視野に、ガラス基板を利用するパネルレベルパッケージング技術CoPoSの開発を加速。ガラス基板は優れた寸法安定性、低熱膨張係数、微細配線能力を持ち、高密度・高性能なチップ統合とコスト削減を目指します。

### ▶ 技術者の視点

CoWoSの生産能力10倍はAIチップ供給のボトルネック解消に寄与するが、需要の伸びも著しく、依然として供給不足は続く可能性が高い。特に注目すべきは、2028-2029年量産を目指すガラス基板技術CoPoS。ガラス基板は有機基板の限界を突破する次世代材料として期待されるが、製造プロセスが複雑で、歩留まりやコスト、専用装置の開発が課題となる。日本企業にとっては、高機能有機基板の需要が一時的に続くものの、長期的にはガラス基板へのシフトを見据え、関連する材料（ガラスコア、封止材、配線材料）や製造装置（レーザー加工、ボンディング、検査装置）の開発・供給で大きな機会がある。一方で、既存の有機基板メーカーは技術転換への対応が急務となる。R&D部門はガラス基板の特性評価とプロセス技術の調査を、経営企画部門はサプライチェーン全体での戦略的提携を検討すべき。

## 深掘り ② — 日本勢がAI向けABF基板に巨額投資

#09 | 2026/06/11 | Next Financial | 技術新規性●●○○○ 実用化距離●●●○○ 市場インパクト●●●●●  
データ信頼性●●●●○ 日本関連度●●●●●

日本のIbidenと台湾のUnimicronは、AIサーバー向け高性能ABF (Ajinomoto Build-up Film) 基板の需要急増に対応するため、合計8000億円超の大規模な設備投資計画を発表しました。Ibidenは2026-2028会計年度に約5000億円を投じ、岐阜県大野工場での生産を強化します。

この投資は、AIチップに不可欠な高品位ABF基板の深刻な供給不足を解消し、AIインフラのボトルネックを緩和する上で極めて重要です。ABF基板の製造には味の素ファインテクノが独占供給するABFフィルムが不可欠であり、低CTE T-glassクロスも供給制約要因とされています。

### ▶ 技術者の視点

IbidenとUnimicronによる合計8000億円超のABF基板投資は、AIチップの性能を左右する重要なボトルネック解消に直結する。特にIbidenは日本の主要サプライヤーであり、この投資は日本の材料・部品メーカーにとって大きな機会となる。しかし、記事にもあるように、ABF基板の主要材料であるT-glassクロスはNittoboが実質的に独占しており、その供給不足が新たなボトルネックとなる懸念がある。投資額は大きいですが、需要の伸びが供給増を上回る可能性も指摘されており、供給不足が2027年以降も続く可能性は高い。日本の材料メーカーは、T-glassの増産支援や代替材料の開発、高機能ABFフィルムの供給安定化に注力すべき。また、AIチップ設計企業は、基板設計の最適化や複数サプライヤー戦略を強化する必要がある。調達部門は、長期的な供給契約の締結を急ぐべきだろう。

## 深掘り ③ — TSMC、CPO量産でAIデータセンター革新へ

#15 | 2026/06/05 | The Storm Media | 技術新規性●●●●○ 実用化距離●●●●○ 市場インパクト●●●●●  
データ信頼性●●●●○ 日本関連度●●●●○

TSMCは、コパッケージドオプティクス（CPO）インターコネクト向けプラットフォーム「COUPE」を2026年に量産開始すると発表しました。SoICボンディング技術でフォトニックICと電子ICを積層し、従来の光モジュールより10倍低いレイテンシーと大幅な電力効率向上を目指します。

特にNVIDIAのAIクラスター向けにMicro LEDをコパッケージした光モプティクスが、TSMCのCOUPEプロセスを通じて商用デビューする予定です。これによりAIデータセンターの接続性能に革命をもたらす可能性がありますが、初期のCPO歩留まりはSoICで50-60%、下流アセンブリで20-50%と課題が指摘されています。

### ▶ 技術者の視点

TSMCのCPOプラットフォーム「COUPE」の2026年量産開始は、AIデータセンターの接続性能に革命をもたらす可能性を秘めている。特にMicro LED統合による低レイテンシー・高電力効率、AIクラスターの性能を飛躍的に向上させるだろう。しかし、初期の歩留まりがSoICで50-60%、下流アセンブリで20-50%と非常に低い点が課題。この歩留まり改善には、高精度なボンディング技術、光デバイスと電子デバイスの異種材料接合技術、そして信頼性の高い封止材料の開発が不可欠となる。日本企業にとっては、光デバイス（レーザー、フォトディテクタ）、光ファイバー、高精度アライメント装置、そして光電融合パッケージングに特化した封止材や接着剤の分野で大きなビジネスチャンスがある。R&D部門は、CPO向け材料・装置の共同開発や評価を急ぐべき。

## その他の注目記事

SK Hynix、HBM4生産拡大に向けHanmi SemiconductorからTC Bonderを受注（The Korea Herald）  
技術新規性●●●●○ 実用化距離●●●●○ 市場インパクト●●●●○

HBM4の量産に向けた具体的な設備投資動向。HBMサプライヤーの競争激化と、装置メーカーへの影響を注視すべき。

NVIDIA、2028年以降も続くHBM供給不足を見越してSK Hynixを含む主要メーカーと複数年契約を締結（gagadget.com）  
技術新規性●○○○○ 実用化距離●●●●● 市場インパクト●●●●●

HBMの供給不足が長期化する見通し。AIチップ開発企業はHBM調達戦略の再構築が急務。日本の材料・装置メーカーは供給拡大の機会。

AIパッケージングの新たなゲームチェンジャー：ガラス基板が量産に向けた世界的な競争を加速（The Economy）  
技術新規性●●●●○ 実用化距離●●●●○ 市場インパクト●●●●●

ガラス基板は次世代PKGの有力候補。Intel、TSMC、Samsungなど主要プレイヤーが開発を加速しており、日本の材料・装置メーカーは動向を注視し、技術開発を急ぐべき。

ArXiv論文：空圧で湾曲させたウェーハを用いた低歪みフュージョンボンディングでサブ10nmの残存歪みを達成（arXiv）  
技術新規性●●●●● 実用化距離●○○○○ 市場インパクト●●○○○

BSPDNなど次世代3D ICの歩留まり向上に不可欠な基礎技術。日本のボンディング装置・材料メーカーは、この技術の応用可能性を早期に評価すべき。

Apple次世代M5 Ultraチップ、TSMCのN3Pプロセスと高密度パッケージング技術SoIC-mHを採用か（TrendForce）  
技術新規性●●●●○ 実用化距離●●●●○ 市場インパクト●●●●○

Appleのような大手顧客がSoIC-mHのような先端PKGを採用することは、技術の成熟と市場への普及を加速させる。日本のPKG材料・装置メーカーは、関連技術の動向を注視すべき。

## 今週のアクション提案

記事評価マトリクスと機会/脅威分析を踏まえたアクション提案です。

### ■ 即時（今週中）

- 【調達】 HBMおよびABF基板の長期供給契約状況を再確認し、不足が見込まれる場合は代替サプライヤーや追加契約の可能性を緊急で調査。
- 【R&D;】 ガラス基板、CPO、低歪みボンディングなど次世代パッケージング技術に関する社内勉強会を企画し、技術ロードマップへの影響を議論。

### ■ 短期（1ヶ月）

- 【経営企画】 AI半導体サプライチェーンにおける自社の位置付けと、ボトルネック解消に向けた戦略的投資・提携の可能性を検討。特に日本の強み（材料、装置）を活かせる領域を特定。
- 【半導体PKG】 ガラス基板やハイブリッドボンディングに対応可能な製造装置・材料サプライヤーとの情報交換を開始し、技術動向と評価サンプル入手の可能性を探る。

### ■ 中長期（四半期～）

- 【R&D;】 ガラス基板向け封止材、接着剤、微細配線材料、光電融合デバイス向け材料など、次世代パッケージング材料の研究開発を強化。
- 【EV設計】 AIチップの高性能化とCPOによるデータセンター効率化が、将来の車載AIや自動運転プラットフォームに与える影響を評価し、設計指針に反映。

# 半導体後工程 採用記事全文集

出力日: 2026-06-13


採用記事数: 15 件

## 収録記事一覧

- #01 TSMC、AIチップ需要に対応しCoWoS生産能力を2026年末までに10倍の月間13万枚超に拡大、ガラス基板技術CoPoSも開発加速
- #02 SK Hynix、HBM4生産拡大に向けHanmi Semiconductorから442億ウォンのTC Bonderを受注、清州M15X工場に設置へ
- #03 Samsung、光州に先端パッケージング工場建設検討とHBMハイブリッドボンディング能力を2029年までに全面移行へ
- #04 Silicon Box、7750万米ドルの融資を獲得し先端パッケージングとチップレット統合事業を拡大
- #05 ASE、AI需要急増を背景に2026年の先端パッケージング価格を5~20%引き上げへ
- #06 Amkor、アリゾナ州に先端パッケージング工場を建設、米国半導体エコシステム強化へ70億ドル超を投資
- #07 NVIDIA、2028年以降も続くHBM供給不足を見越してSK Hynixを含む主要メーカーと複数年契約を締結
- #08 欧州、先端パッケージングとチップレット統合へ投資強化、imeclはFAMESパイロットライン稼働で地域サプライチェーンリスク軽減へ
- #09 IbidenとUnimicron、AIサーバー向けABF基板生産能力を大幅増強へ合計8000億円超を投資
- #10 AIパッケージングの新たなゲームチェンジャー：ガラス基板が量産に向けた世界的な競争を加速
- #11 ArXiv論文：空圧で湾曲させたウェーハを用いた低歪みフュージョンボンディングでサブ10nmの残存歪みを達成
- #12 先端パッケージング技術の進化：2.5D/3D統合、チップレット、ハイブリッドボンディングがAI・HPCを牽引
- #13 IntelとTeslaがAI6データセンター向けに先進パッケージングで提携、オースティンの「Terafab」で生産
- #14 Apple次世代M5 Ultraチップ、TSMCのN3Pプロセスと高密度パッケージング技術SoIC-mHを採用か
- #15 TSMC、コパッケージドオプティクス向け「COUPE」を2026年量産開始、Micro LED統合でAIクラスター性能向上へ

# TSMC、AIチップ需要に対応しCoWoS生産能力を2026年末までに10倍の月間13万枚超に拡大、ガラス基板技術CoPoSも開発加速

公開日 2026年06月10日 Tom's Hardware アメリカ



## 概要

TSMCは、AIアクセラレータの爆発的な需要に対応するため、CoWoSおよびSoICといった先端パッケージング技術の生産能力を大幅に拡大しています。2026年末までにCoWoSの生産能力を2023年末比で10倍以上の月間12万～13万枚に増強する計画ですが、需要は依然として供給を上回ると予測されています。嘉義のAP7工場はNvidiaの次世代GPU向けにSoICを使用する最大の先端パッケージング拠点となり、AP8は2026年後半に月間4万枚以上のCoWoS生産能力を超過する見込みです。同社はさらに、AIチップの性能向上とコスト削減を目指し、2028～2029年の量産を視野にガラス基板を利用するパネルレベルパッケージング技術CoPoSの開発を加速しています。

## 詳細

### 主要成果

TSMCは、AIチップの旺盛な需要に応えるため、先進パッケージング技術であるCoWoS（Chip-on-Wafer-on-Substrate）およびSoIC（System-on-Integrated-Chips）の生産能力を飛躍的に拡大しています。同社は2026年末までにCoWoSの生産量を2023年末時点の約10倍となる月間12万～13万枚に引き上げる計画を発表しましたが、それでもなお、AI市場の爆発的な成長により需要が供給を上回る見通しです。この大規模な投資は、NVIDIA、AMD、Googleといった主要なAIアクセラレータ開発企業からの供給ボトルネックを解消することを目的としています。

### 技術・臨床詳細

TSMCの先進パッケージング戦略の中核をなすのは、CoWoSおよびSoIC技術です。CoWoSは、2.5Dパッケージングとして知られ、論理チップとHBM（High Bandwidth Memory）をシリコンインターポーザ上に統合することで、データ転送速度と電力効率を大幅に向上させます。特にCoWoS-S、CoWoS-R、CoWoS-Lといったバリエーションが、AMD、NVIDIA、Appleなどの顧客向けにカスタマイズされています。SoICはさらに進んだ3Dスタッキング技術で、ウェーハレベルでチップを直接結合し、超高密度な相互接続を実現します。嘉義のAP7工場は、主にNVIDIAの次世代GPU向けにSoIC技術を活用するTSMC最大の先端パッケージング拠点として整備されており、AP8工場は2026年後半までにCoWoS生産能力が月間4万枚を超えることが期待されています。

また、TSMCは、次世代パッケージング材料としてガラス基板の採用に注力しており、パネルレベルパッケージング技術「CoPoS」の開発を進めています。ガラス基板は、従来の有機基板に比べて優れた寸法安定性、低熱膨張係数、そして微細な配線形成能力を持つため、より高密度で高性能なチップ統合を可能にします。これにより、AIチップの性能をさらに向上させるとともに、製造コストの削減も期待されており、2028～2029年の量産開始を目指しています。

## 背景・業界文脈

AIの進化は、高性能な半導体チップだけでなく、それらを統合する先進パッケージング技術にもかつてないほどの需要をもたらしています。特にNVIDIAのAIチップは、その性能を最大限に引き出すために大量のHBMとCoWoSパッケージングを必要とし、TSMCのCoWoS生産能力の約60%をNVIDIAが確保していると報じられています。この状況は、他のAIチップ開発企業にとって供給制約となり、AIインフラ全体の構築におけるボトルネックとなっています。AIチップの総コストにおいて、メモリとパッケージングが60〜70%を占めるようになったという指摘もあり、パッケージングの重要性は今後さらに高まるでしょう。

## 今後の展望

TSMCの積極的な設備投資と新技術開発は、AIチップの供給不足解消に大きく貢献することが期待されます。しかし、需要の伸びが予測を上回る可能性も高く、2027年以降もパッケージング能力がAI市場全体の成長を左右する主要因となるでしょう。CoPoSなどのガラス基板技術の導入は、半導体パッケージングの性能とコスト効率をさらに押し上げ、AI、HPC（High Performance Computing）、次世代モバイルアプリケーションなど、多岐にわたる分野でのイノベーションを加速させると見られています。TSMCは、HBMサプライヤー、基板ベンダー、OSAT（Outsourced Semiconductor Assembly and Test）パートナー、およびツールメーカーとの緊密な連携を通じて、このエコシステム全体のボトルネック解消に取り組んでいます。

---

元記事: <https://www.tomshardware.com/tech-industry/semiconductors/analyzing-tsmcs-fab-expansion-roadmap-multi-fab-n2-ramp-cowos-soic-and-uncorking-bottlenecks>

収集日: 2026年06月12日 | 自動記事収集・翻訳システム (Gemini API使用)

# SK Hynix、HBM4生産拡大に向けHanmi Semiconductorから442億ウォンのTC Bonderを受注、清州M15X工場に設置へ

公開日 2026年06月08日 The Korea Herald 韓国



## 概要

SK Hynixは、次世代HBM4製品の生産能力を強化するため、韓国の半導体装置メーカーであるHanmi Semiconductorから442億ウォン（約2870万米ドル）相当の最新型サーモコンプレッションボンダー（TC Bonder）「TC Bonder 4.5 Griffin」を受注しました。この装置は、HBM生産におけるDRAMチップの積層に不可欠な後工程の中核設備であり、2026年9月上旬までにSK Hynixの清州にある新M15X工場に設置される予定です。今回の契約は、AIチップ需要の急増に対応し、NVIDIAなどの主要顧客向けにHBM4供給を拡大するというSK Hynixの戦略の一環です。

## 詳細

### 主要成果

SK Hynixは、最新鋭のHBM4生産能力を大幅に強化するため、Hanmi Semiconductorから442億ウォン（約2870万米ドル）規模の「TC Bonder 4.5 Griffin」を受注しました。この戦略的な設備投資は、AIチップ需要の爆発的増加に応え、次世代HBMであるHBM4の安定供給体制を構築するためのものであり、2026年9月上旬までにSK Hynixの清州M15X工場に設置され、早期の量産立ち上げに貢献します。

### 技術・臨床詳細

TC Bonder（熱圧縮ボンダー）は、HBM製造における最も重要な後工程の一つであり、複数のDRAMチップを垂直に精密に積層するための装置です。Hanmi Semiconductorが供給する「TC Bonder 4.5 Griffin」は、特にHBM4のような高層積層メモリにおいて、高い精度と処理速度、優れた歩留まりを実現するよう設計されています。この技術は、微細な銅-銅結合やその他先進的な接続技術を可能にし、HBMスタック全体の性能、熱放散、信頼性を決定づける上で極めて重要です。SK Hynixは、この先進的なボンダーを清州に建設中のM15X工場に導入することで、DRAMおよびHBMの生産能力を大幅に拡大し、特にHBM4の量産体制を確立します。また、同社はNVIDIAのVera Rubinプラットフォーム向けにHBM4を供給する主要サプライヤーとして認定されており、Mass Reflow Molded Underfill (MR-MUF)などの独自技術と組み合わせることで、競争優位性を確保しています。

## 背景・業界文脈

AIの急速な発展は、HBMを含む高性能メモリに対する前例のない需要を生み出しており、HBMの供給不足はAIチップ市場全体のボトルネックとなっています。Bernsteinの推定によると、TSMCのCoWoSパッケージング能力は2026年末までに月間12万5000ウェーハに達する見込みですが、HBMの需要はこの供給増加を上回ると予測されています。NVIDIAはHBM4を搭載する次世代AIアクセラレータの主要顧客であり、SK Hynix、Samsung、Micronの全社がHBM4サプライヤーとして認定されているものの、SK HynixがVera Rubin向けHBM4の大部分を占めるとの見方もあります。SK Hynixは、2026年のHBM供給分がすでに完売しており、AI需要に対応するため、2028年後半のインディアナ州における先進HBMパッケージング工場の稼働を含め、大規模な生産能力増強に約2000億ドルを計画しています。今回のHanmi Semiconductorからの装置調達は、HBM4の量産に向けたSK Hynixの戦略的な先行投資であり、この分野でのリーダーシップを確固たるものにする狙いがあります。

## 今後の展望

SK HynixによるHanmi SemiconductorからのTC Bonder調達は、HBM4の量産体制確立に向けた重要なマイルストーンとなります。この投資は、AI市場におけるHBMの需要が2030年まで継続的に増加するという予測に基づいています。SK Hynixは、HBM4のベースダイ生産をTSMCの12nmプロセスに全面的に委託し、パッケージング工程ではMR-MUF技術とTC Bonderを組み合わせることで、高歩留まりと高性能を実現する方針です。将来的には、より高密度なHBMスタック（HBM4E、HBM5）の開発にも継続的に投資し、HBM技術の進化をリードすることで、AI時代のメモリ市場における優位性を維持するでしょう。このような積極的な設備投資と技術開発は、HBMの供給不足緩和に貢献し、AIインフラ全体のさらなる発展を後押しすることが期待されます。

元記事: <https://www.koreaherald.com/article/10766606>

# Samsung、光州に先端パッケージング工場建設検討とHBMハイブリッドボンディング能力を2029年までに全面移行へ

公開日 2026年06月10日 TrendForce 韓国



## 概要

Samsung Electronicsは、韓国の光州市に先端半導体パッケージング工場を建設することを検討しており、早ければ2026年6月末にも投資計画を発表する可能性があります。この新施設は、特にHBM（High Bandwidth Memory）生産に必要な先進パッケージング技術に重点を置く見込みです。同社は既存の天安工場でHBMの後工程処理能力を大幅に強化し、2026年末までに熱圧縮ボンディング（TCB）能力を月間231,000ユニット、ハイブリッド銅ボンディング（HCB）能力を月間19,500ユニットに拡大する目標を掲げています。さらに、Samsungは2029年までにHBM積層ロードマップをTCBからHCBへ完全に移行する計画であり、ベトナムでの半導体テスト施設建設にも約15億ドルを投資しています。

## 詳細

### 主要成果

Samsung Electronicsは、HBM（High Bandwidth Memory）市場におけるリーダーシップを強化するため、韓国の光州市に新たな先端半導体パッケージング工場を建設することを検討しており、この大規模な投資計画を早ければ2026年6月末に発表する可能性があります。この動きは、HBM生産能力の拡張と、次世代HBM技術であるハイブリッド銅ボンディング（HCB）への全面的な移行を加速させるための戦略の一環です。

### 技術・臨床詳細

Samsungは、既存の天安工場においてHBMの後工程処理能力を着実に強化しています。2026年末までに、熱圧縮ボンディング（TCB）能力を月間231,000ユニット、そしてより高度なハイブリッド銅ボンディング（HCB）能力を月間19,500ユニットに拡大することを目指しています。HCBは、従来のマイクロバンプを使用したボンディング技術とは異なり、銅対銅の直接接合を可能にし、積層されるDRAMチップ間の接続ピッチを10マイクロメートル以下に微細化できます。これにより、HBMスタックの高さが大幅に低減され、データ伝送帯域幅の向上、熱抵抗の20%以上削減、および電力効率の改善が実現します。

Samsungは、HBM4および将来のHBM5世代において、このHCB技術を中核と位置付けており、2029年までにHBM積層ロードマップをTCBからHCBへ完全に移行する計画です。特に、NVIDIA GTC 2026では、HCB技術により16層以上のHBMスタックが可能であることを示し、次世代HBM4Eでは16Gbps/pin、4.0TB/sの帯域幅を実現すると発表しました。また、HBM4ベースダイには先進の4nmプロセス技術を適用することで、従来の12nmプロセスをスキップし、エネルギー効率を大幅に向上させ、テスト生産で40%以上の歩留まりを達成しています。

## 背景・業界文脈

AIの普及は、高性能HBMに対する需要を爆発的に高めており、HBMの供給確保と先端パッケージング技術の開発は、半導体業界の新たな主戦場となっています。Samsungは、SK HynixおよびMicronと共にNVIDIAの次世代AIアクセラレータ「Vera Rubin」プラットフォーム向けHBM4の主要サプライヤーとして認定されており、この競争は激化しています。NVIDIAのCEOであるジェンセン・フアン氏も、SamsungとのHBM供給に関する協議を定期的に行っており、HBM4、HBM4E、HBM5といった将来のHBMソリューションについて議論されています。

グローバルなサプライチェーンの多様化と地域的な生産能力の強化も重要視されており、Samsungはベトナムで約15億ドルを投じて半導体テスト施設を建設するなど、海外拠点の拡充も進めています。アリゾナ州に先端パッケージング施設を建設中のAmkor Technologyや、TSMC、Intelといった他社も先進パッケージング能力への投資を加速しており、業界全体でHBMとAIチップのボトルネック解消に向けた取り組みが進められています。

## 今後の展望

Samsungによる光州の新工場建設とHCB技術への全面移行は、HBM市場における同社の競争力を決定的に高めるでしょう。HCBは、メモリチップのさらなる積層化と高性能化を可能にし、AIおよびHPC（High Performance Computing）アプリケーションの性能限界を押し広げる重要な鍵となります。Samsungは、自社の強みである垂直統合型デバイスメーカー（IDM）としての優位性を活かし、DRAM製造からパッケージングまでを一貫して最適化することで、他社との差別化を図ります。この戦略は、AIチップの進化を支え、次世代コンピューティングの実現に不可欠な役割を果たすとともに、半導体サプライチェーン全体のレジリエンス向上にも貢献することが期待されます。

---

元記事: <https://www.trendforce.com/news/2026/06/10/news-samsung-may-announce-new-gwangju-advanced-packaging-base-by-end-june-as-capacity-expansion-continues/>

# Silicon Box、7750万米ドルの融資を獲得し先端パッケージングとチップレット統合事業を拡大

公開日 2026年06月09日 DealStreetAsia シンガポール



## 概要

シンガポールを拠点とする半導体パッケージングおよびチップレット統合のスタートアップであるSilicon Boxは、世界的な機関投資家コンソーシアムから1億シンガポールドル（約7750万米ドル）の債務融資を確保しました。この資金は、主に同社の製造能力を大幅に拡大し、先端半導体パッケージングソリューションへの世界的な需要増に対応するために活用されます。Silicon Boxは2025年に量産を開始して以来、著しい成長を遂げており、2026年第1四半期までにシンガポールの製造施設から2億5000万個以上の半導体ユニットを出荷しました。

## 詳細

### 主要成果

半導体パッケージングおよびチップレット統合の革新的なスタートアップであるSilicon Boxは、世界的な機関投資家コンソーシアムから1億シンガポールドル（約7750万米ドル）の債務融資を獲得しました。この重要な資金調達は、同社の製造能力を拡張し、AIや高性能コンピューティング（HPC）といった急成長分野における先端半導体パッケージングソリューションへの需要に対応することを目的としています。

### 技術・臨床詳細

Silicon Boxは、チップレットアーキテクチャと独自の先進パッケージング技術に特化しています。同社の技術は、複数の機能ブロック（チップレット）を一つのパッケージ内で高密度に統合することで、従来のモノリシックチップに比べて設計の柔軟性、性能、コスト効率を向上させます。これにより、異なるプロセスノードで製造されたチップレットを組み合わせることが可能となり、半導体設計と製造のパラダイムを変革しています。同社は、2025年の量産開始以来、急速に生産規模を拡大しており、2026年第1四半期にはシンガポールの製造施設から2億5000万個を超える半導体ユニットを出荷するという驚異的な成長を遂げています。この生産実績は、同社の技術が市場で高い評価と需要を得ていることを明確に示しています。

### 背景・業界文脈

近年、半導体業界はムーアの法則の物理的限界に直面しており、チップレットと先進パッケージングが次世代半導体の性能向上とコスト削減の鍵として注目されています。AIアクセラレータやデータセンター向けチップでは、HBM（High Bandwidth Memory）と高性能ロジックチップレットの統合が不可欠となっており、TSMCのCoWoSやIntelのFoverosといった先端パッケージング技術が重要な役割を担っています。このような背景の中で、Silicon Boxのような専門企業が提供するチップレット統合ソリューションは、半導体サプライチェーン全体の多様化とレジリエンス強化にも貢献します。各国が国内での半導体製造能力強化を目指す中、シンガポールにおけるこのような先端技術企業の成長は、アジア地域の半導体エコシステムにおいて重要な意味を持ちます。

## 今後の展望

今回の7750万米ドルの債務融資は、Silicon Boxがチップレット市場での優位性をさらに確立するための強力な推進力となるでしょう。同社は、この資金を活用して製造インフラを拡充し、次世代のAIおよびHPCチップ向けの顧客ベースを拡大することが期待されます。先進パッケージング技術は、今後も半導体性能の向上において最も重要なフロンティアの一つであり続けるため、Silicon Boxの成長は、半導体業界全体の技術革新と市場拡大に寄与する可能性があります。特に、チップレットエコシステムの標準化（例: UCleコンソーシアム）が進む中で、Silicon Boxのような独立系パッケージングプロバイダーの存在感は一層高まることが予想されます。

---

元記事: <https://www.dealstreetasia.com/stories/silicon-box-secures-debt-financing-484910>

収集日: 2026年06月12日 | 自動記事収集・翻訳システム (Gemini API使用)

# ASE、AI需要急増を背景に2026年の先端パッケージング価格を5～20%引き上げへ

公開日 2026年06月07日 AXTEK Technology Company Limited 台湾



## 概要

世界最大のOSAT（Outsourced Semiconductor Assembly and Test）プロバイダーであるASE Technology Holding（ASE）は、AI駆動型半導体需要の急増を背景に、2026年のバックエンドウェーハパッケージング価格を5～20%引き上げる計画を進めています。同社の先端パッケージング能力は2025年に約90%に達しており、既存施設での能力拡大が困難であるため、2026年の価格交渉において強力な決定力を保持しています。ASEの先端パッケージングプラットフォームであるLEAPサービスは、2026年には35億ドル以上の収益を上げると予測されており、高マージンのAI顧客を優先し、独自のFoCoS（Fan-Out Chip on Substrate）先端パッケージング技術の展開を加速しています。

## 詳細

### 主要成果

ASE Technology Holding (ASE) は、AIチップ需要の爆発的増加を背景に、2026年に先端パッケージングサービスの価格を5%から最大20%引き上げる意向を表明しました。この価格改定は、供給が需要に追いつかない現在の市場状況と、高まる先端パッケージングの技術的複雑性を反映したものです。

### 技術・臨床詳細

ASEは、OSAT業界におけるリーディングカンパニーとして、2.5Dおよび3Dパッケージング、チップレット統合、およびHBM (High Bandwidth Memory) の統合といった高度なパッケージングソリューションを提供しています。同社の「LEAP (Large-area advanced Packaging)」サービスプラットフォームは、特にAIアクセラレータ、HPC (High Performance Computing)、自動運転車などの高性能アプリケーション向けに設計されており、フリップチップ、ファンアウト、WLP (Wafer Level Package)、SiP (System-in-Package) など、幅広い技術ポートフォリオを網羅しています。ASEは、独自のFoCoS (Fan-Out Chip on Substrate) 技術を通じて、高密度な相互接続と優れた熱管理を実現し、顧客の高性能要求に応じています。2025年の稼働率はすでに約90%に達しており、新たな先端パッケージング能力の増強が容易ではないため、供給制約が価格上昇の主要因となっています。

### 背景・業界文脈

AIの進化は、半導体製造のフロントエンド (ウェーハ製造) からバックエンド (パッケージング、テスト) に至るまで、サプライチェーン全体に大きな影響を与えています。特にAIチップは、多数の論理チップとHBMを一つのパッケージに統合する必要があり、TSMCのCoWoSのような技術が極めて重要になっています。しかし、CoWoSなどの先進パッケージング能力は慢性的な供給不足に陥っており、これがAIチップ市場全体のボトルネックとなっています。ASEの価格引き上げは、この需給ギャップを反映したものであり、半導体業界におけるパッケージングの戦略的価値が大幅に高まっていることを示しています。高マージンが期待できるAI関連の顧客を優先する方針は、ASEがAI市場の成長機会を最大限に活用しようとする姿勢の表れです。

## 今後の展望

ASEによる先端パッケージング価格の引き上げは、2026年の同社の収益と利益率に大きな貢献をもたらすでしょう。LEAPサービスが35億ドル以上の収益を目標としていることから、AI関連ビジネスが同社の成長を牽引していることが伺えます。ASEは、台湾だけでなくベトナムなど他の地域でも工場建設プログラムを拡大しており、グローバルな生産能力を強化することで、長期的な市場需要に応えようとしています。価格改定と能力拡張を通じて、ASEはAI時代の半導体バリューチェーンにおける自身の位置付けを強化し、先端パッケージング技術のさらなる革新を推進していくと考えられます。これにより、最終的にはAIチップの性能向上と市場投入の加速に貢献し、半導体業界全体の持続的な成長を支えることとなります。


---

元記事: <https://www.axtekic.com/news/ase-2026-price-increase:-ai+driven-advanced-packaging.html>

収集日: 2026年06月12日 | 自動記事収集・翻訳システム (Gemini API使用)

# Amkor、アリゾナ州に先端パッケージング工場を建設、 米国半導体エコシステム強化へ70億ドル超を投資

公開日 2026年06月05日 Amkor アメリカ



## 概要

Amkor Technologyは、アリゾナ州ピオリアに建設中の先端パッケージングおよびテスト施設が、米国の半導体エコシステムを強化する上で極めて重要な役割を果たすと発表しました。当初20億ドルだった投資計画を70億ドル超に拡大し、人工知能（AI）、高性能コンピューティング（HPC）、モバイル、通信、自動車、産業分野向けの次世代技術をサポートします。この施設は、米国のCHIPS法に基づき国内サプライチェーンのレジリエンスを強化する目的で建設されており、TSMCやIntelといった業界リーダーと協力してエコシステムを構築し、フェーズ1完了時には1,300人以上の現地雇用を創出する見込みです。また、AmkorはベトナムにもSiPとメモリパッケージング向けの最大規模の工場を稼働させ、グローバルな生産能力を拡張しています。

## 詳細

### 主要成果

Amkor Technologyは、アリゾナ州ピオリアで進行中の最先端パッケージングおよびテスト施設の建設において、投資額を当初の20億ドルから70億ドル超に拡大する計画を発表しました。この戦略的投資は、AI、高性能コンピューティング（HPC）、モバイル、通信、自動車、産業といった成長分野の次世代半導体デバイス需要に対応し、米国の半導体サプライチェーンのレジリエンスを劇的に強化することを目的としています。

### 技術・臨床詳細

アリゾナ州ピオリアに位置するAmkorのこの新施設は、広大な敷地に建設されており、高密度なチップレット統合、2.5Dおよび3Dパッケージングといった先進パッケージング技術に特化します。具体的には、最新のフリップチップパッケージング、System-in-Package (SiP) ソリューション、および高度なテストサービスを提供し、AIアクセラレータやデータセンター向けGPUなどの高性能チップの生産をサポートします。フェーズ1の完了時には、1,300人以上の高度なスキルを持つ労働力を雇用する見込みで、これは米国の半導体製造拠点としての地位を確固たるものにする上で重要です。Amkorは、台湾積体回路製造（TSMC）やIntelといった主要なファウンドリ企業と連携し、チップ製造からパッケージング、テストまでを包含する統合的なエコシステムを米国国内に構築することを目指しています。

また、Amkorは、ベトナムのイエンフォン2C工業団地内に57エーカーの敷地を持つ、Amkor Technology Vietnam (ATV) と呼ばれる最新鋭の工場も開設しています。この施設は、200,000平方メートル以上のクリーンルームスペースを備え、同社最大の工場となり、SiPとメモリパッケージングを含む幅広い先進パッケージングフォームファクタを提供します。ベトナム工場への初期投資は2フェーズで16億ドルに達し、アジア地域の供給能力強化に貢献しています。

## 背景・業界文脈

世界的な半導体サプライチェーンの混乱と地政学的な緊張の高まりを背景に、各国は半導体製造能力の国内回帰と多様化を急務としています。米国のCHIPS法は、国内での半導体研究開発、製造、およびパッケージングに対する大規模なインセンティブを提供しており、Amkorのこの投資はその主要な受益者の一つです。AIチップの需要が爆発的に伸びる中、先端パッケージングは、ムーアの法則の限界を超えてチップ性能を向上させる上で不可欠な要素となっています。TSMCのCoWoSやIntelのFoverosのような技術がAIアクセラレータのボトルネックとなっている状況で、AmkorのようなOSAT（Outsourced Semiconductor Assembly and Test）企業が果たす役割はますます重要になっています。

## 今後の展望


Amkorのアリゾナ工場への70億ドル超の投資は、米国の半導体製造業を再活性化し、国内のハイテク雇用を創出する上で大きな影響を与えるでしょう。この施設は、米国内で最先端の半導体パッケージングサービスを提供することで、地政学的リスクを低減し、サプライチェーンの回復力を向上させます。Amkorは、AI、HPC、自動車といった成長市場の顧客に、地理的に多様化した製造拠点から高度なソリューションを提供することで、グローバルな競争力を強化します。この大規模な拡張は、業界全体の技術革新を加速させ、次世代のAI駆動型アプリケーションの発展を支える基盤となると期待されます。

元記事: <https://amkor.com/blog/amkor-ectc-2026-advanced-packaging/>

収集日: 2026年06月12日 | 自動記事収集・翻訳システム (Gemini API使用)

# NVIDIA、2028年以降も続くHBM供給不足を見越してSK Hynixを含む主要メーカーと複数年契約を締結

公開日 2026年06月08日 gagadget.com アメリカ



## 概要

NVIDIAのCEOであるジェンセン・フアン氏は、2026年6月上旬に韓国を訪問し、SK Hynix、SK Telecom、Naver、Doosan Groupなどとの間でHBM供給、AIクラウドインフラ、およびエネルギーシステムに関する複数年契約を締結しました。これによりNVIDIAは、2028年以降も続くと予測されるHBMの供給不足に対応するため、主要サプライヤーからの長期的な供給を確保しました。HBMの需要は年間80~100%で増加している一方で、供給は50~60%しか伸びておらず、2028~2029年まで不足が続くというアナリストの予測を裏付けています。SK HynixはNVIDIAにとって優先的なサプライヤー関係を強化し、HBM容量の大部分をNVIDIAに供給する見込みです。

## 詳細

### 主要成果

NVIDIAのCEOであるジェンセン・フアン氏は、2026年6月上旬に韓国を訪問し、SK Hynix、SK Telecom、Naver、Doosan Groupとの間で、HBM（High Bandwidth Memory）供給、AIクラウドインフラ構築、および関連するエネルギーシステムに関する複数年契約を締結しました。この動きは、AIチップの性能を支えるHBMの供給不足が2028年から2029年まで続くという業界予測に対応し、NVIDIAが長期的な供給安定を確保するための戦略的なものです。

### 技術・臨床詳細

HBMは、AIアクセラレータの性能を最大限に引き出すために不可欠な、超広帯域幅を持つ積層型メモリです。AIチップが処理するデータ量の増大に伴い、HBMの需要は年間80~100%という驚異的なペースで増加しています。しかし、その供給は年間50~60%の伸びにとどまっており、この需給ギャップがAI業界全体の成長を制約する主要なボトルネックとなっています。NVIDIAは、次世代AIアクセラレータ「Vera Rubin」プラットフォーム向けにHBM4を採用することを決定しており、SK Hynix、Samsung Electronics、Micron Technologyの全3社がHBM4サプライヤーとして認定されています。中でもSK Hynixは、Mass Reflow Molded Underfill（MR-MUF）などの先進パッケージング技術により、HBM製造において高い競争力を持ち、NVIDIAのVera Rubin向けHBM4の大部分を供給すると見られています。

フアン氏の訪韓は、HBM供給の確保に加えて、韓国の強力な半導体製造能力とAI技術を活用したAI研究開発センターのソウル設立計画も発表されました。これは、物理AIやロボティクス分野における韓国の役割を重視するNVIDIAの姿勢を示しています。

## 背景・業界文脈

現在のAIチップ市場は、TSMCのCoWoSのような先進パッケージング技術とHBMの供給能力に大きく依存しており、これらがAIインフラ構築の主要なボトルネックとなっています。特にCoWoSは2026年までほぼ完売状態であり、HBMも2026年までの供給が完全に予約されています。この状況下で、Broadcomのような大手企業も2026年および2027年のHBM供給を確保し、2028年以降の契約にも着手していると報告されています。NVIDIAがSK Hynixとの複数年契約を締結したことは、市場におけるHBMの戦略的価値が極めて高いことを明確に示しており、サプライヤーとの強固な関係構築が競争優位性を左右する要因となっています。

## 今後の展望

NVIDIAが長期的なHBM供給契約を確保したことで、同社は次世代AIアクセラレータの安定した市場投入を推進できる体制を強化しました。これは、AIチップ市場におけるNVIDIAのリーダーシップをさらに確固たるものにし、競合他社に対する優位性を維持する上で不可欠です。しかし、HBM市場全体の需給逼迫は依然として深刻であり、SK Hynix（2028年後半にインドアナ工場稼働）、Samsung（ハイブリッドボンディング技術への移行加速）、Micronといった主要サプライヤーは、数兆円規模の巨額投資を通じて生産能力の増強を急いでいます。NVIDIAとSK Hynixの強化されたパートナーシップは、AI技術の発展を加速させ、データセンター、ロボティクス、自動運転など、多様なAIアプリケーションの実現を後押しするでしょう。HBMの供給不足解消には数年を要すると見られており、この戦略的な供給確保がNVIDIAの今後の成長を左右する鍵となります。


---

元記事: <https://gagadget.com/en/714099-nvidia-locks-down-korean-memory-deals-as-hbm-shortage-runs-through-2028/>

収集日: 2026年06月12日 | 自動記事収集・翻訳システム (Gemini API使用)

# 欧州、先端パッケージングとチップレット統合へ投資強化、imecはFAMESパイロットライン稼働で地域サプライチェーンリスク軽減へ

公開日 2026年06月10日 Astute Group イギリス



## 概要

欧州は、半導体サプライチェーンの多様化と地域的な調達リスクの低減を目指し、先端パッケージングおよびチップレット統合技術への投資を加速しています。これは、ウェーハ製造能力のみで競争する戦略から脱却し、より付加価値の高い後工程技術に注力する動きです。ベルギーのimecは、車載、ロボティクス、AIアプリケーションをカバーするチップレットベースのシステムに関する研究開発を拡大しており、FAMESパイロットラインが稼働を開始しました。また、デンマークでは、先端パッケージングとヘテロジニアス統合の分野における研究やスタートアップ向けの最大65万ユーロの共同出資機会が提供されています。

## 詳細

### 主要成果

欧州は、半導体サプライチェーンにおける自律性とレジリエンスを高めるため、先端パッケージングとチップレット統合技術への戦略的投資を加速しています。これは、従来のウェーハ製造に偏重したアプローチから転換し、より付加価値の高い後工程技術に焦点を当てることで、地域的な調達リスクを低減し、技術的優位性を確立する狙いがあります。

### 技術・臨床詳細

欧州の主要な研究機関であるベルギーのimecは、チップレットベースのシステムに関する研究開発を大幅に拡大しています。これは、車載用半導体、ロボティクス、およびAIアプリケーションといった重要分野をターゲットとしており、imecのFAMES（Flexible Assembly & Manufacturing of advanced Electronic Systems）パイロットラインが稼働を開始しました。FAMESは、多様なチップレットを効率的かつ高性能に統合するための先進的なプロセス開発に特化しており、2.5Dおよび3D積層、異種材料統合、超微細ピッチ接続といった技術を包含します。この取り組みは、欧州域内での先端パッケージング技術のプロトタイプ製造能力と、熟練した労働力の育成を支援することを目的としています。

また、デンマークでは「Lab-to-Fab Accelerators」プログラムが2026年6月に開設され、先端パッケージングおよびヘテロジニアス統合の分野における研究者、スタートアップ、イノベーター向けに新たな資金調達機会を提供しています。このプログラムでは、プロジェクトあたり最大65万ユーロの共同出資が可能であり、地域全体のイノベーションを促進するでしょう。

## 背景・業界文脈

半導体業界は、地政学的リスク、パンデミックによるサプライチェーンの混乱、そしてAIなどの新技術による需要の急増という、複合的な課題に直面しています。これに対応するため、米国（CHIPS法）、日本、台湾、韓国といった主要地域は、半導体製造能力の国内回帰や多角化を強かに推進しています。欧州も例外ではなく、「欧州チップス法」に基づき、パッケージングインフラ、プロトタイプ生産、および労働力開発への資金増加を通じて、地域内の半導体エコシステムを強化しようとしています。先進パッケージングは、ムーアの法則の限界に直面する中で、チップ性能を向上させる主要な手段としてその重要性を増しており、欧州がこの分野に注力することは、グローバルな半導体競争における戦略的な位置づけを強化する上で不可欠です。

## 今後の展望


欧州の先端パッケージングおよびチップレット統合への投資強化は、長期的に見て地域内の半導体サプライチェーンのレジリエンスと競争力を向上させる重要なステップです。imecのFAMESパイロットラインのような研究インフラの強化は、新しい技術革新の触媒となり、欧州がAI、自動運転、IoT（Internet of Things）といった次世代技術分野で主導的な役割を果たすための基盤を築きます。デンマークの資金調達プログラムのようなイニシアチブは、スタートアップや研究コミュニティの活性化を促し、新たなビジネスチャンスと雇用の創出に貢献するでしょう。これらの取り組みは、欧州が単なる半導体消費地域から、より技術主導型のイノベーションハブへと変貌を遂げる可能性を秘めています。

---

元記事: <https://www.astutegroup.com/news/general/advanced-packaging-investments-aim-to-reduce-semiconductor-sourcing-risk/>

# IbidenとUnimicron、AIサーバー向けABF基板生産能力を大幅増強へ合計8000億円超を投資

公開日 2026年06月11日 Next Financial 日本



## 概要

日本のIbidenと台湾のUnimicronは、AIサーバー向け高性能ABF（Ajinomoto Build-up Film）基板の需要急増に対応するため、それぞれ大規模な設備投資計画を発表しました。Ibidenは、2026年から2028会計年度にかけて約5000億円（30億ドル以上）を投じ、岐阜県大野工場でのAIサーバー基板生産を強化します。Unimicronも2026年の設備投資額を250億台湾ドル以上に設定し、AI基板の需要増に応じて記録的な収益を目指しています。この投資は、AIチップに不可欠な高品位ABF基板の深刻な供給不足を解消し、AIインフラのボトルネックを緩和する上で極めて重要です。

## 詳細

### 主要成果

日本のIbidenと台湾のUnimicronは、AIサーバー向け高性能ABF（Ajinomoto Build-up Film）基板の供給不足が深刻化する中、合計で約8000億円（約50億ドル）を超える大規模な設備投資を計画していることを発表しました。この投資は、AIチップの爆発的な需要に対応し、半導体サプライチェーンにおける主要なボトルネックの一つであるABF基板の供給能力を大幅に増強することを目的としています。

### 技術・臨床詳細

ABF基板は、高性能なAIチップやHPC（High Performance Computing）プロセッサにおいて、複数のチップレットやHBM（High Bandwidth Memory）を高密度に統合するための不可欠なパッケージング材料です。その微細な配線パターン、優れた電気特性、および熱安定性により、CoWoS（Chip-on-Wafer-on-Substrate）などの先進パッケージング技術で広く採用されています。Ibidenは、岐阜県大野工場におけるAIサーバー向け基板生産を2025年10月に開始しており、現在も建設が半分しか進んでいない状況で、2026年から2028会計年度に約5000億円（約30億ドル以上）を投じて生産能力を一層強化します。この投資は、高度な多層構造と微細な配線ピッチを持つ基板の製造に重点を置いています。

一方、台湾の主要ABF基板メーカーであるUnimicronも、2026年の設備投資額を250億台湾ドル（約7億7000万ドル）以上に設定し、AI基板の需要増に対応します。同社は、既存の生産ラインの最適化に加え、新たな製造設備の導入を通じて、高品位ABF基板の供給量を増やす計画です。ABF基板の製造には、味の素ファインテクノが独占的に供給するABFフィルムが不可欠であり、その複雑な製造プロセスと高い歩留まり要件が、供給ボトルネックの主要因となっています。

## 背景・業界文脈

AIインフラの構築は、チップそのものだけでなく、パッケージング、基板、材料、そして電力供給に至るまで、サプライチェーン全体に広がるボトルネックに直面しています。特に、高品位ABF基板に不可欠な低CTE（熱膨張係数）のT-glassクロスは、Nittoboが実質的に唯一の認定サプライヤーであり、2026年には10~20%のT-glass不足、2027年には20%まで不足が拡大すると予測されています。このガラス繊維の供給不足も、ABF基板の生産能力拡大を阻む要因となっています。AIチップの需要に牽引され、ABF基板市場は構造的な成長サイクルに入っており、Unimicron、Kinsus、Nan Ya PCBといった主要サプライヤーの製品は軒並み完売状態です。この状況は、AIプレーヤーが基板供給を戦略的な制約と見なす必要があることを示唆しています。

## 今後の展望

IbidenとUnimicronによる大規模な投資は、AIチップの需要を支えるABF基板の供給能力を長期的に向上させる上で極めて重要です。この生産能力増強は、2027年以降に予定されている新たなT-glass生産能力のオンライン化と相まって、ABF基板の供給不足を徐々に緩和し、AIチップの安定供給に貢献するでしょう。しかし、需要の伸びが供給の伸びを上回るペースで続く限り、ABF基板は依然としてAIインフラ構築のクリティカルパスであり続ける可能性が高いです。これらの投資は、半導体パッケージング技術の進化を加速させ、次世代AIチップの設計と量産を可能にする基盤を強化するものとして、業界全体の注目を集めています。


---

元記事: <https://nextfinancial.substack.com/p/nvidias-single-point-of-failure-is>

収集日: 2026年06月12日 | 自動記事収集・翻訳システム (Gemini API使用)

# AIパッケージングの新たなゲームチェンジャー：ガラス基板が量産に向けた世界的な競争を加速

公開日 2026年06月11日 The Economy 韓国



## 概要

AIチップの先進パッケージングにおいて、ガラス基板が従来の有機基板やシリコンインターポーザに代わる新たなゲームチェンジャーとして浮上しており、その量産化に向けた世界的な競争が加速しています。ガラスは、優れた寸法安定性と熱特性、微細配線能力により、より高密度なチップ統合と優れた電気性能を実現します。Intelはガラス基板の研究開発に10億ドル以上を投資し、2026年1月にはEMIBパッケージングと組み合わせたサンプルを公開。TSMC、Samsung、Rapidusもガラスインターポーザソリューションを投入予定で、SK Absolicsは2026年にガラス基板の量産を目指しています。

## 詳細

### 主要成果

AIチップの性能を限界まで引き出す先進パッケージング技術において、ガラス基板が次世代の主要材料として浮上し、その量産化に向けた国際的な開発競争が加速しています。ガラスは、従来の有機基板やシリコンインターポーザが持つ限界を克服し、より高密度で高性能なチップ統合を可能にするため、AIおよびHPC（High Performance Computing）アプリケーションの進化に不可欠な要素となっています。

### 技術・臨床詳細

ガラス基板は、以下の点で従来の材料を凌駕します。まず、\*\*卓越した寸法安定性\*\*により、極めて微細な配線ピッチ（サブミクロンレベル）と高密度な相互接続を実現できます。これは、多くのチップレットやHBM（High Bandwidth Memory）を一つのパッケージ内に高精度で統合する上で不可欠です。次に、\*\*優れた熱膨張係数（CTE）\*\*により、チップとの熱ミスマッチを低減し、パッケージ全体の信頼性と熱管理性能を向上させます。また、\*\*高周波特性\*\*にも優れ、AIチップの高速データ伝送における信号完全性を確保します。

Intelは、ガラス基板の研究開発にすでに10億ドル以上を投じており、2026年1月にはNEPCON JapanでEMIB（Embedded Multi-die Interconnect Bridge）パッケージングとガラスコア基板を組み合わせた初のサンプルを公開しました。TSMCも、ガラスコア基板とインターポーザを活用したCoPoS（Chip-on-Substrate-on-Package）技術を開発し、2028-2029年の量産を目指しています。Samsungも垂直統合戦略の一環としてガラス基板技術を推進しており、SK Absolicsは米国のCHIPS法支援を受けジョージア州に専用工場を建設し、2026年にはガラス基板の量産開始を目指しています。

中国企業もこの競争に参入しており、Visionoxは超薄型ガラス（UTG）の専門知識とディスプレイパネル製造のノウハウを半導体グレードのガラス基板に応用する戦略を展開。PCBメーカーのAKM Meadvilleは、2026年1月にガラス基板のパイロット生産ラインを構築し、プロセス検証を開始しています。

## 背景・業界文脈

AIチップの設計はますます複雑化し、チップレットアーキテクチャと3D/2.5D統合が主流となる中で、パッケージングの重要性が飛躍的に高まっています。従来の有機基板は、微細化の限界、反り、および熱管理の課題に直面していました。シリコンインターポーザは性能は高いものの、コストとサイズに制約があります。ガラス基板は、これら両者の「中間的な解決策」として位置づけられ、次世代のHBMスタック、AIアクセラレータ、およびコパッケージドオプティクス（CPO）の性能向上に不可欠とされています。低CTE T-glassクロスのような特定のガラス材料の供給不足は、現在のABF基板市場のボトルネックを悪化させており、ガラス基板の自社生産能力やサプライチェーンの確保が各社にとって喫緊の課題となっています。

## 今後の展望


ガラス基板の量産化に向けた世界的な競争は、半導体パッケージング技術の未来を再定義するでしょう。この技術が成熟すれば、AIチップの性能、電力効率、およびコスト効率が大幅に改善され、次世代のAI駆動型デバイスやデータセンターの実現を加速します。主要半導体企業や専門材料メーカーによる巨額の投資は、ガラス基板が単なる研究段階の技術ではなく、数年以内に半導体製造の主流となることを明確に示しています。これにより、半導体業界は新たな成長フェーズに入り、AI技術のさらなる革新を可能にする基盤が強化されると期待されます。

元記事: <https://economy.ac/news/2026/06/202606289308>

収集日: 2026年06月12日 | 自動記事収集・翻訳システム (Gemini API使用)

# ArXiv論文：空圧で湾曲させたウェーハを用いた低歪みフュージョンボンディングでサブ10nmの残存歪みを達成

公開日 2026年06月04日 arXiv アメリカ



## 概要

arXivに掲載された最新の研究論文によると、空圧で湾曲させたウェーハを用いる新しい低歪みフュージョンボンディング手法が開発され、サブ10nmという極めて低い残存グリッド歪み（Residual Grid Distortion）を達成しました。この技術は、特に次世代のBackside Power Delivery Network（BSPDN）方式向けに設計されており、その後のリソグラフィ工程に悪影響を与える可能性のある形状変化や局所的な応力の発生を効果的に防ぎます。本研究は、2026年IEEE ECTC会議の議事録に掲載される予定です。

## 詳細

### 主要成果

最新の研究において、空圧でウェーハを精密に湾曲させることで、フュージョンボンディング工程における歪みを大幅に抑制する革新的な手法が開発されました。この技術は、接着されたウェーハにおいてサブ10nmという極めて低い残存グリッド歪み（Residual Grid Distortion）を達成し、次世代半導体製造プロセスの精度と歩留まりを飛躍的に向上させる可能性を秘めています。

### 技術・臨床詳細

この新しいフュージョンボンディングアプローチは、ウェーハを直接接合する前に、空圧チャンバー内でウェーハに精密な湾曲を与えることで、接合時の応力集中を分散・緩和します。従来のフュージョンボンディングでは、ウェーハ間の微細な不整合や熱履歴によって形状変化や局所的な応力が発生しやすく、これが後のリソグラフィ工程での位置合わせエラーや回路欠陥の原因となっていました。しかし、この空圧湾曲手法を用いることで、ウェーハ全体にわたる均一な接合と、その後の工程に影響を与えない低歪みを実現します。残存グリッド歪みがサブ10nmという数値は、原子層レベルに近い精度であり、これは特に、高密度な配線層をウェーハの裏面に配置するBackside Power Delivery Network (BSPDN) のような先進的な構造にとって極めて重要です。

BSPDNは、半導体チップの電力供給効率を向上させ、信号ノイズを低減することで、高性能コンピューティング（HPC）やAIアクセラレータの電力性能を飛躍的に改善する技術として注目されています。この技術では、ウェーハの裏面に微細な電源供給層を形成するため、ボンディング層の歪みが少しでも大きいと、その後のリソグラフィ（パターン形成）の精度が著しく低下し、歩留まりに直結します。本研究の成果は、BSPDNのような超精密な製造プロセスにおけるフュージョンボンディングの信頼性とスケーラビリティを確保する上で画期的な進歩と言えます。この研究は、IEEE ECTC 2026（Electronic Components and Technology Conference）の議事録に掲載される予定であり、半導体パッケージング技術の専門家コミュニティから高い関心が寄せられています。

## 背景・業界文脈

半導体技術は、ムーアの法則の物理的限界に直面し、従来の微細化戦略だけでなく、3Dスタッキングやヘテロジニアス統合といった先進パッケージング技術に重点が移っています。フュージョンボンディングは、チップレットや3D ICの形成において、異なるウェーハやダイを直接接続するための基盤技術であり、その精度は最終製品の性能と歩留まりに直結します。特にBSPDNのような革新的なアーキテクチャでは、デバイス層と電源供給層の間に超高精度な接合が求められます。従来のボンディング技術では、接合時に発生するわずかな歪みが、後のリソグラフィにおける露光精度を損ない、結果として歩留まりの低下や製造コストの増加を招くという課題がありました。今回の研究成果は、これらの課題に対する有効な解決策を提示し、次世代半導体の量産化を加速するものです。

## 今後の展望

この低歪みフュージョンボンディング技術は、Backside Power Delivery Network (BSPDN) の実用化を大きく推進し、AIやHPCチップの電力効率と性能を向上させる上で重要な役割を果たすでしょう。サブ10nmの歪み制御は、将来のより微細なノードや多層化された3D IC構造においても、リソグラフィ精度の維持を可能にし、製造プロセスの堅牢性を高めます。この技術が半導体業界に広く採用されれば、先進パッケージングの歩留まり向上とコスト削減に寄与し、高性能半導体の普及を加速させることが期待されます。また、この成果は、ウェーハレベルの製造における精密な応力管理技術のさらなる発展にも繋がり、次世代の半導体製造技術全体の基盤を強化するでしょう。

元記事: <https://arxiv.org/abs/2606.04625>

# 先端パッケージング技術の進化：2.5D/3D統合、チップレット、ハイブリッドボンディングがAI・HPCを牽引

公開日 2026年06月12日 Springer Professional ドイツ



## 概要

半導体パッケージング技術は、2Dから2.5D、そして3D IC統合へと劇的に進化しており、特にAIやHPC（High Performance Computing）の需要がこの変革を加速させています。TSMCのCoWoSやCoPoS、FOWLP、チップレット設計といった革新が業界を牽引し、HBM（High Bandwidth Memory）およびカスタムHBM（cHBM）の採用が急速に進んでいます。また、高密度アプリケーション向けの銅-銅ハイブリッドボンディング、そして熱管理と信号完全性を改善するガラスコアパッケージングの可能性が注目されています。これらの技術は、パッケージングをシステムレベルのエンジニアリング分野へと昇華させ、製造スケーラビリティ、プロセス安定性、信頼性における新たな課題を提起しています。

## 詳細

### 主要成果

半導体パッケージングは、従来の単純な保護機能から、性能、電力効率、コストを左右する戦略的な技術へと進化しています。2D統合から始まり、現在では2.5Dおよび3D IC統合が主流となり、AIおよびHPC（High Performance Computing）アプリケーションの爆発的な成長を牽引しています。特に、TSMCのCoWoS、CoPoS、FOWLP（Fan-Out Wafer Level Packaging）などの革新的な技術とチップレット設計が、この進化の中心にあります。

### 技術・臨床詳細

先進パッケージングの進化は多岐にわたります。

- **2.5D統合:** 最も顕著な例は、TSMCのCoWoS（Chip-on-Wafer-on-Substrate）です。これは、複数のダイ（ロジック、HBMなど）をシリコンインターポーザ上に水平に配置し、高密度な接続を可能にします。AMD、NVIDIA、Appleなどの製品で採用されており、データ帯域幅と電力効率の大幅な向上を実現します。CoWoS-S、CoWoS-R、CoWoS-Lといった多様なバリエーションが存在し、特定のアプリケーション要件に合わせて最適化されています。
- **3D IC統合:** TSMCのSoIC（System-on-Integrated-Chips）やIntelのFoverosが代表的で、複数のダイを垂直に積層し、より短い接続経路で超高密度な集積を可能にします。これは、TSV（Through-Silicon Via）技術と、さらにはマイクロバンプレスの銅-銅ハイブリッドボンディングによって実現されます。ハイブリッドボンディングは、デバイス間の接続ピッチを10マイクロメートル以下に微細化し、性能と電力効率を最大化する鍵となります。
- **チップレット設計:** モノリシックな大型チップを機能ごとに分割した小さな「チップレット」を組み合わせてシステムを構築する手法です。これにより、設計の柔軟性が増し、異なるプロセスノードのチップを混載できるため、コスト削減とスケーラビリティが向上します。IntelのEMIB（Embedded Multi-die Interconnect Bridge）もこの一環です。
- **HBM（High Bandwidth Memory）:** AIアクセラレータにとって不可欠なメモリであり、複数のDRAMダイを垂直に積層することで、従来のDRAMをはるかに超えるデータ帯域幅を提供します。カスタムHBM（cHBM）の開発も進んでおり、特定のアプリケーションに最適化されたメモリソリューションが提供されています。

- **ガラスコアパッケージング:** 新興技術として、ガラス基板が次世代インターポーザや基板材料として注目されています。ガラスは、優れた寸法安定性、低熱膨張係数、および高周波特性により、熱管理の改善と信号完全性の向上をもたらし、より微細な配線と高密度な統合の可能性を開きます。

## 背景・業界文脈

半導体業界は、ムーアの法則の物理的限界に直面し、微細化だけでは性能向上が困難になってきています。この課題に対し、先進パッケージングは、チップ性能を向上させる新たなフロンティアとして台頭しました。特にAIとHPCの爆発的な需要は、より高速なデータ処理、高い帯域幅、そして優れた電力効率を求めるため、パッケージング技術に抜本的な革新を促しています。パッケージングはもはやバックエンドプロセスではなく、システムレベルの設計と性能を決定づける中核的なエンジニアリング分野として認識されています。しかし、この進化は、製造スケーラビリティ、プロセス安定性、高密度な相互接続、そして最終的な製品信頼性といった新たな課題も生み出しています。

## 今後の展望

先進パッケージング技術の継続的な進化は、AI、5G、自動運転、クラウドコンピューティングなど、あらゆる次世代技術の発展を可能にする基盤となります。特にハイブリッドボンディングとガラスコアパッケージングは、将来のデバイス統合において重要な役割を果たすでしょう。業界は、これらの技術における製造課題を克服し、量産化を進めることで、半導体チップの性能とコスト効率をさらに向上させることが期待されます。また、異種統合技術の進展は、より多様な機能を持つカスタムチップの開発を容易にし、特定のアプリケーションに最適化されたソリューションの提供を加速するでしょう。パッケージング技術は、今後も半導体イノベーションの最前線であり続けると予測されます。

---

元記事: <https://www.springerprofessional.de/en/advanced-packaging/52495696>

# IntelとTeslaがAI6データセンター向けに先進パッケージングで提携、オースティンの「Terafab」で生産

公開日 2026年06月11日 Jamie's Substack アメリカ



## 概要

Teslaは、Intel Foundry Servicesとの戦略的提携により、自社のAI6チップを搭載したデータセンタークラスターの規模拡大を目指しており、Intelの先進パッケージング技術を大々的に活用します。この提携では、IntelのEMIB（Embedded Multi-die Interconnect Bridge）を用いてHBM（High Bandwidth Memory）モジュールをAI6コンピュートダイの近くに配置し、Foveros技術による3Dスタッキングで複数のAI6コンポーネントを単一のパッケージノードに統合します。このチップレット戦略により、Teslaは自己完結型で高密度なAIブレインを構築し、生産はテキサス州オースティンにある「Terafab」プロジェクトで予定されています。

## 詳細

### 主要成果

Teslaは、Intel Foundry Services (IFS) との戦略的パートナーシップを通じて、AI6チップを搭載したデータセンタークラスターの規模を拡大する計画を発表しました。この提携では、Intelが提供するEMIB (Embedded Multi-die Interconnect Bridge) およびFoverosといった先進パッケージング技術を駆使し、HBM (High Bandwidth Memory) モジュールの最適配置とAI6コンポーネントの3Dスタッキングにより、高密度かつ高性能なAIブレインの構築を目指します。この画期的なチップレット戦略は、テキサス州オースティンの「Terafab」プロジェクトで実現されます。

### 技術・臨床詳細

このパートナーシップの中核をなすのは、Intelの先進パッケージング技術です。AI6チップは、高性能AIワークロード向けに設計されており、その性能を最大限に引き出すためには、データ帯域幅と電力効率が極めて重要です。IntelのEMIB技術は、複数のダイ (AI6コンピュートダイとHBMモジュールなど) を同一パッケージ内の非常に近い距離で接続することを可能にします。これにより、従来のパッケージング技術と比較して信号遅延が大幅に短縮され、データ転送速度が向上します。HBMモジュールをAI6コンピュートダイの近くに配置することで、AI6は必要なメモリ帯域幅を効率的に利用し、データ集約型タスクの処理能力を高めます。

さらに、IntelのFoveros技術は、複数のAI6コンポーネントを垂直方向に3Dスタッキングすることを可能にします。これにより、単一のパッケージノード内で極めて高い集積度と機能性を実現します。Foverosは、ダイ間の直接的なマイクロバンプ接続を可能にし、より短いインターコネクト経路と低消費電力を実現します。このチップレットベースのアプローチにより、TeslaはAI6チップの複数のインスタンスとHBMなどを組み合わせることで、モジュール式かつスケーラブルなAIコンピューティングユニットを構築できます。生産はIntelがテキサス州オースティンで計画している大規模製造拠点「Terafab」で行われる予定で、これはIntelがファウンドリ事業を強化し、米国内での半導体製造能力を拡大する取り組みの一環です。

## 背景・業界文脈

AIの進化は、計算能力とデータ処理能力に対する需要を爆発的に高めており、従来のモノリシックなチップ設計では、その要求に応えることが困難になっています。このため、チップレットアーキテクチャと先進パッケージング技術が、次世代AIアクセラレータの性能向上とコスト効率化の鍵として注目されています。NVIDIAのようなAI半導体市場のリーダーは、TSMCのCoWoSのような技術を用いてHBMとGPUを高密度に統合していますが、先進パッケージングの供給能力がAIインフラ構築の主要なボトルネックとなっています。

Intelは、長年にわたりパッケージング技術に投資しており、EMIBやFoverosといった独自技術を開発してきました。今回のTeslaとの提携は、Intelがこれらの先端技術を外部顧客に提供するファウンドリ事業「Intel Foundry Services」を本格化させる上で重要なマイルストーンとなります。Teslaは、自動運転、ロボティクス、その他のAIアプリケーションにおいて、自社開発のAIチップを大規模に展開しており、Intelとの提携は、そのAIインフラをさらに強化するための戦略的な動きです。

## 今後の展望

IntelとTeslaの提携は、AIチップ設計と製造における先進パッケージングの重要性をさらに高めることとなります。この協力関係は、AI6チップの性能と効率を最大限に引き出すだけでなく、Intel Foundry Servicesの顧客ベースを拡大し、Intelのファウンドリ事業の成長を加速させるでしょう。オースティンの「Terafab」での生産は、米国内の半導体製造能力強化という点でも戦略的な意味を持ちます。この先進パッケージング技術を駆使したチップレット戦略は、AIデータセンターの電力消費とフットプリントを最適化し、AI技術のさらなる普及と発展に貢献すると期待されます。将来的には、このような異種統合と3Dスタッキングが、AIハードウェア設計の標準となる可能性を秘めています。

---

元記事: <https://torovictorioso.substack.com/p/the-formula-1-engine-of-ai>

# Apple次世代M5 Ultraチップ、TSMCのN3Pプロセスと高密度パッケージング技術SoIC-mHを採用か

公開日 2026年06月08日 TrendForce 台湾



## 概要

Appleは、WWDC（世界開発者会議）で発表予定の次世代M5 Ultraチップにおいて、TSMCのN3Pプロセスノードを採用する可能性が高いと報じられています。さらに、このM5 Ultraチップには、TSMCの高度なパッケージング技術であるSoIC-mH（System-on-Integrated-Chips – molded horizontal packaging）が導入されることで、より高密度なヘテロジニアス統合が実現する見込みです。SoIC-mHは、モールド化された水平パッケージングアーキテクチャと、ノーバンプ（bump-less）のハイブリッドボンディング技術を組み合わせることで、複数のチップをウェーハレベルで統合し、パッケージング密度、信号伝送効率、および熱性能を大幅に向上させます。

## 詳細

### 主要成果

Appleの次世代M5 Ultraチップは、TSMCのN3Pプロセス技術と、革新的な先端パッケージング技術である SolC-mH（System-on-Integrated-Chips – molded horizontal packaging）を組み合わせることで、未曾有の性能と効率を実現する可能性が高いと報じられています。この技術統合は、WWDC（世界開発者会議）で発表されるMac Studio製品に搭載され、高密度ヘテロジニアス統合の新たな基準を確立するでしょう。

### 技術・臨床詳細

M5 UltraチップにおけるTSMCのN3Pプロセス（3nmプロセスの改良版）の採用は、トランジスタ密度と電力効率のさらなる向上をもたらします。N3Pは、N3Eと比較して、より高い性能と優れた歩留まり特性を提供し、大規模な高性能チップに理想的な選択肢となります。しかし、M5 Ultraの真の革新は、そのパッケージング技術にあります。

SolC-mHは、TSMCが開発した先進的な3Dスタッキング技術SolCのバリエーションであり、特に高密度ヘテロジニアス統合向けに最適化されています。SolC-mHの主な特徴は以下の通りです。

- **モールド化された水平パッケージングアーキテクチャ:** 複数のチップを水平方向に配置した後、全体をモールド材料で封止することで、堅牢性と熱管理を最適化します。
- **ノーバンプ・ハイブリッドボンディング:** 従来のマイクロバンプを用いることなく、ウェーハレベルでチップを直接銅-銅結合させる技術です。これにより、接続ピッチがサブ10 $\mu\text{m}$ まで微細化され、信号伝送経路が極めて短くなり、結果として信号遅延の劇的な低減と電力効率の向上が実現します。
- **高密度統合:** 複数のロジックダイやその他の機能チップレットをウェーハレベルでシームレスに統合することで、従来のパッケージングでは不可能だったレベルの集積度と機能性を提供します。

これらの技術的進歩により、M5 Ultraは、より多くのコアを搭載し、チップ間通信のボトルネックを解消することで、グラフィック処理、AI/MLワークロード、およびHPC（High Performance Computing）タスクにおいて飛躍的な性能向上を達成できます。これにより、Mac Studioのようなプロフェッショナル向けワークステーションの処理能力が格段に向上するでしょう。

## 背景・業界文脈

Appleは、自社設計チップ（Mシリーズ）をMac製品に導入して以来、性能と電力効率の面で業界をリードしてきました。チップレットアーキテクチャと先進パッケージングは、ムーアの法則の物理的限界に直面する中で、チップ性能を向上させる主要な手段として注目されています。TSMCのSoICは、NVIDIAのAIアクセラレータにも採用されるなど、業界で最も先進的なパッケージング技術の一つです。AppleがM5 UltraでSoIC-mHを採用することは、同社が最高の性能を引き出すために、チップ製造だけでなく、パッケージング技術にも積極的に投資していることを示しています。この動きは、半導体業界全体で、チップ設計とパッケージングの融合がさらに進むことを示唆しています。

## 今後の展望

Apple M5 UltraにおけるTSMC N3PプロセスとSoIC-mHの採用は、プロフェッショナル向けワークステーションの性能に新たなベンチマークを設定するでしょう。この高密度パッケージング技術は、将来的にはさらに多くのApple製品、特にAIやHPC能力を必要とするデバイスへの展開が期待されます。M5 Ultraの登場は、AppleのMac製品がハイエンド市場での競争力をさらに強化するだけでなく、SoIC-mHのような先進パッケージング技術が、異種統合とチップレット設計の未来をどのように形作るかを示す重要な事例となるでしょう。これにより、半導体業界は、さらなる革新と性能向上への道を切り開くと期待されます。


---

元記事: <https://www.trendforce.com/news/2026/06/08/news-apple-may-debut-m5-ultra-powered-mac-studio-at-wwdc-boosting-demand-for-tsmc-n3p-and-soic-mh/>

収集日: 2026年06月12日 | 自動記事収集・翻訳システム (Gemini API使用)

# TSMC、コパッケージドオプティクス向け「COUPE」を2026年量産開始、Micro LED統合でAIクラスター性能向上へ

公開日 2026年06月05日 The Storm Media 台湾



## 概要

TSMCは、コパッケージドオプティクス（CPO）インターコネクト向けの革新的なプラットフォーム「COUPE（Compact Universal Photonic Engine）」を2026年に量産開始すると発表しました。このプラットフォームは、SoICボンディング技術を用いてフォトニックICと電子ICを積層し、従来の光モジュールと比較して10倍低いレイテンシーと大幅な電力効率の向上を目指します。特に、NVIDIAのAIクラスター向けにMicro LEDをコパッケージした光モプティクスが、TSMCのCOUPEプロセスを通じて商用デビューする予定であり、AIデータセンターの接続性能に革命をもたらす可能性を秘めています。一方で、初期のCPOの歩留まりはTSMC SoICで50-60%、下流アセンブリで20-50%と課題が指摘されています。

## 詳細

### 主要成果

TSMCは、AIデータセンターにおける次世代高速インターコネクト技術として注目されるコパッケージドオプティクス（CPO）向けに、革新的なプラットフォーム「COUPE（Compact Universal Photonic Engine）」を2026年に量産開始すると発表しました。この技術は、フォトニックICと電子ICをSoIC（System-on-Integrated-Chips）ボンディング技術で直接積層することで、従来のプラグイン型光モジュールと比較して10倍低いレイテンシーと大幅な電力効率の向上を実現します。特に、NVIDIAのAIクラスター向けにMicro LEDを統合したCPOが、TSMCのCOUPEプロセスを通じて商用デビューする見込みです。

### 技術・臨床詳細

COUPEプラットフォームは、TSMCの先進的な3Dスタッキング技術であるSoICを基盤としています。SoICボンディングは、チップレベルでフォトニックチップ（光信号の生成・変調・検出を担当）と電子チップ（電気信号の処理を担当）を直接、高密度で積層することを可能にします。これにより、電気信号が光信号に変換され、再度電気信号に戻されるまでの距離が劇的に短縮され、以下の主要なメリットが生まれます。

- **超低レイテンシー:** チップと光モジュールの間の物理的な距離が最小化されるため、信号伝送遅延が従来の10分の1以下に削減されます。これは、AI/MLモデルの学習や推論において、数千ものGPUが協調して動作するAIクラスターにとって極めて重要です。
- **大幅な電力効率向上:** 信号が長距離の電気配線を伝送する必要がなくなるため、データ転送に伴う電力消費が大幅に削減されます。AIデータセンターの運用コスト削減と持続可能性に貢献します。
- **高帯域幅:** 高密度な光接続により、従来の電気配線では達成困難なテラビット/秒（Tbps）レベルの超広帯域幅を実現します。

COUPEプロセスでは、特にMicro LED技術がコパッケージドオプティクスに統合される予定です。Micro LEDは、従来のVCSEL（Vertical Cavity Surface Emitting Laser）などの光源に比べて、高速変調能力、小型化、高効率、そして長寿命といった利点を持つため、CPOの性能をさらに高めることが期待されます。NVIDIAのような大手AIチップベンダーが、その次世代AIクラスターでこの技術を採用することは、業界全体のCPO導入を加速させるでしょう。

ただし、初期のCPO技術は製造歩留まりに課題を抱えています。業界の分析では、TSMCのSoIC製造における歩留まりが50-60%程度、さらに下流のアセンブリ工程での歩留まりが20-50%と報告されており、これはCPOの短期的な供給量に影響を与えています。しかし、Morgan Stanleyは、2028年以降にはCPO市場が爆発的な成長を遂げると予測しており、これらの初期課題は技術成熟に伴い解決されると見られています。

## 背景・業界文脈

AI、HPC、データセンターの急速な成長は、チップ間、ボード間、そしてラック間のデータ伝送速度と効率に対する要求を劇的に高めています。従来の銅配線は、信号減衰、電力消費、および物理的スペースの制約により、これらの要求に応えることが限界に近づいています。コパッケージドオプティクスは、この「電氣的ボトルネック」を打破するための革新的な解決策として浮上しました。TSMC、Intel、Broadcomといった主要な半導体企業は、CPO技術の開発と導入に多大なリソースを投入しており、次世代データセンターインフラの基盤となることが期待されています。

## 今後の展望

TSMCのCOUPEプラットフォームとMicro LEDコパッケージドオプティクスの2026年量産開始は、AIデータセンターの性能と効率を飛躍的に向上させる転換点となるでしょう。初期の歩留まり課題は存在しますが、CPO技術は長期的に見てAIアクセラレータのボトルネックを解消し、より大規模で高性能なAIクラスターの実現を可能にします。この技術の普及は、AIモデルの複雑化とデータ量の増大に対応し、自動運転、医療AI、科学研究など、多岐にわたる分野におけるAIアプリケーションの発展を加速させると期待されます。TSMCは、ファウンドリのリーダーとして、この光電融合技術を通じて、半導体業界全体のイノベーションを牽引し続けるでしょう。

元記事: <https://world.storm.mg/articles/1138532>