

# 半導体後工程

## Weekly Intelligence Report

2026-05-09 | 16件 | 8カ国

troy-technical.jp

今週のキーワード

## AIパッケージング

TSMC対Intel、HBM供給網の激変

16

件  
記事数

8

カ国  
対象国

2027年

まで  
HBM供給不足

4.5μm

ピッチ  
SoIC目標

### 今週的全16記事 — 5軸評価で読むべき記事を選ぶ

各列の見方 — 技術新規性：ブレイクスルー度合い 実用化距離：製品として使える近さ 市場インパクト：業界全体への影響規模  
データ信頼性：定量データ・査読の有無 日本関連度：日本の企業・サプライチェーンとの直接的関連性

#	記事タイトル	種別	技術 新規性	実用化 距離	市場 インパクト	データ 信頼性	日本 関連度	一行サマリ
#01	Intel EMIB-T採用	企業戦略	●●●●○	●●●●○	●●●●●	●●●●○	●●●●○	IntelのEMIB-TがGoogle次世代AI半導体TPU v8eに採用され、TSMC CoWoSの代替としてAIパッケージング市場の競争が激化。
#02	AMAT NEXX買収	企業戦略	●●●●○	●●●●●	●●●●○	●●●●○	●●●●○	Applied MaterialsがNEXXを買収し、大面積パネルレベルパッケージング向け成膜装置ポートフォリオを強化。AIチップの大型化に対応。
#03	TSMC CoPoS独占	企業戦略	●●●●○	●●●●○	●●●●●	●●●●○	●●●●○	TSMCが次世代パネルレベルパッケージングCoPoSの開発と独占供給体制を推進。AI市場での主導権確保を目指す。
#04	SEMI Summit開催	業界イベント	●●●●○	●●●●○	●●●●○	●●●●○	●●●●○	SEMIが3D & Systems Summitを開催。AI、チップレット、ハイブリッドボンディング、CPOなど先進パッケージング技術の動向を議論。
#05	PKG市場レポート	市場概観	●●●●○	●●●●○	●●●●○	●●●●○	●●●●○	HTF Market Intelligenceが2025-2030年の半導体パッケージング・テスト市場レポートを発表。AI需要が成長を牽引。
#06	米国PKG回帰	解説記事	●●●●○	●●●●○	●●●●○	●●●●○	●●●●○	米国の半導体製造回帰が先端パッケージングにも拡大。TSMCやIntelの投資動向と日本の材料・装置メーカーへの示唆を解説。
#07	Hana Micron戦略	企業戦略	●●●●○	●●●●○	●●●●○	●●●●○	●●●●○	韓国Hana Micronが先進パッケージング技術で2030年までにグローバルOSATトップ5入りを目指す。フリップチップ技術に注力。
#08	HBMスーパーサイクル	市場概観	●●●●○	●●●●○	●●●●○	●●●●○	●●●●○	AI需要がHBM市場を牽引し、メモリメーカーは記録的なスーパーサイクルに突入。供給不足は2027年まで継続の見込み。
#09	DDR6開発	新製品	●●●●○	●●●●○	●●●●○	●●●●○	●●●●○	Samsung、SK Hynix、MicronがDDR6メモリ開発を本格化。2028年出荷を目指し、AI/HPC向け高帯域幅・低遅延を実現。
#10	露光装置市場予測	市場概観	●●●●○	●●●●○	●●●●○	●●●●○	●●●●○	QY Researchが半導体リソグラフィ露光装置市場の成長予測を発表。2032年までに463.9億ドル規模に達し、AIサーバー投資が牽引。
#11	Deltaスマート製造	製品紹介	●●●●○	●●●●○	●●●●○	●●●●○	●●●●○	Delta ElectronicsがAI活用スマート製造ソリューションを展示。先進パッケージング生産の迅速化、高精度化、拡張性を実現。
#12	HBM投資提案	市場危機	●●●●○	●●●●○	●●●●○	●●●●○	●●●●○	AI需要急増でテック大手がSK HynixにHBM生産能力確保のため巨額投資を提案。HBM供給不足は2027年まで継続の見込み。

#	記事タイトル	種別	技術新規性	実用化距離	市場インパクト	データ信頼性	日本関連度	一行サマリ
#13	TSMC SoICロードマップ	技術ロードマップ	●●●●○ ○	●●○○○ ○	●●●●● ●	●●●●● ○	●●●●● ○	TSMCが3Dチップ積層技術SoICのロードマップを更新。2029年までに4.5μmピッチを実現し、AI・HPC向け性能を向上。
#14	TSMC CoWoS-L成長	企業戦略	●●●●○ ○	●●●●● ○	●●●●● ●	●●●●○ ○	●●●●● ○	TSMCのCoWoS-LプロセスがAIチップ需要を牽引し、爆発的成長。TSMCはCoWoS-SからCoWoS-Lへ戦略的シフト。
#15	HBM4E競争	技術比較	●●●●○ ○	●●●●○ ○	●●●●● ○	●●●●○ ○	●●●●○ ○	SamsungとSK HynixのHBM4Eサンプル供給時期に差。Samsungは2026年Q2、SK Hynixは2026年後半。量産時期が競争の鍵。
#16	TSMC 9工場建設	企業戦略	●●○○○ ○	●●●●● ●	●●●●● ●	●●●●○ ○	●●●●● ●	TSMCが台湾、米国、日本、ドイツで計9つの新工場を建設し、最先端プロセスと先進パッケージング能力を強化。

●●●●○ 高 ●●●○○ 中高 ●●○○○ 中 ●○○○○ 低 | 背景黄色 = 注目記事

## 今週、判断に影響しうる3つの問い

### ① AI半導体の設計前提は変わるか？

Intel EMIB-TがGoogle次世代TPUに採用され、TSMC CoWoSの代替として台頭。TSMCもCoPoSやSoICで次世代技術を加速しており、AIチップ設計におけるパッケージング選択肢とサプライヤー戦略の見直しが急務です。

### ② HBM供給不足はいつまで続くのか？


アナリスト予測ではHBM供給不足は少なくとも2027年まで継続。テック大手がSK Hynixに巨額投資を提案するほど逼迫しており、安定調達に向けた共同投資や長期契約の検討は急務です。

### ③ TSMCの独占戦略にどう対抗するか？

TSMCはCoPoSで独占供給体制を構築し、SoICのロードマップも加速。日本の材料・装置メーカーは、TSMC以外の競合（Intel、OSAT）との連携を強化し、新たなビジネス機会を模索すべきか、戦略的な判断が求められます。

## 日本企業にとっての「機会 vs 脅威」

日本企業にとっての「機会 vs 脅威」マトリクス



項目	象限	↑ 機会	↓ 脅威
● Intel EMIB	注意	CoWoS代替で装置/材料需要	TSMC依存脱却で競争激化
● TSMC CoPoS	注意	次世代PLP材料/装置開発	独占供給で参入障壁高まる
● 米国PKG	機会大	米国工場向け材料/装置	サプライチェーン再編対応
● HBM投資	注意	HBM材料/装置需要増大	サプライチェーン変革対応
● TSMC SoIC	注意	3D積層材料/装置開発	技術難度向上で競争激化
● TSMC増強	機会大	日本工場向け材料/装置	台湾依存度低下の可能性
● AMAT NEXX	脅威大	—	装置市場の競争激化
● HBM市場	注意	HBM関連材料/装置需要	供給不足がAI開発を阻害

## 深掘り ① — Intel EMIB-T、Google AI半導体に採用

#01 | 2026/05/05 | 風傳媒 | 技術新規性●●●●○ 実用化距離●●●●○ 市場インパクト●●●●● データ信頼性●●●●○ 日本関連度●●●●○

IntelのEMIB-T技術がGoogleの次世代AI半導体「TPU

v8e」に採用されることが判明しました。これは、TSMCのCoWoSプラットフォームが供給制約に直面する中、Intel Foundryが主要サプライヤーとして浮上り、AI半導体パッケージング市場の競争が激化していることを示します。

EMIB-Tは複数のダイを効率的に統合する技術で、Intelは2026年に8倍、2028年には12倍レティクルサイズへの拡大を目指しています。Googleの採用は、Intel技術が主要AI企業に有効な代替手段として認識されたことを明確に示しており、サプライチェーンの多様化とコスト削減を追求する動きと見られます。

### ▶ 技術者の視点

Intel EMIB-Tの8倍/12倍レティクルサイズ目標はCoWoSの目標を上回る可能性があり、技術的な野心は高いと評価できます。ただし、Google採用は大きな一歩ですが、Intel Foundryの安定供給能力とコスト競争力はまだ未知数であり、CoWoSの成熟したエコシステムに対抗できるかが鍵となります。

【機会】日本の材料・装置メーカーはIntel Foundryとの連携を強化し、EMIB-T向けの新材料やプロセス装置開発で先行する機会があります。特に、大型パッケージに対応する高精度・高スループットな装置や、異種材料統合を支える新材料が求められるでしょう。【脅威】TSMC CoWoS一強体制が崩れることで、サプライチェーンの再編が加速し、既存の取引関係が見直される可能性があります。日本の材料・装置メーカーは、特定のプラットフォームに依存せず、多様な技術に対応できる柔軟性が求められます。【アクション】R&D部門はEMIB-Tの技術詳細を深掘りし、調達部門はIntel Foundryの動向を注視し、早期の技術評価とサプライヤー選定に着手すべきです。

## 深掘り ② — TSMC SoICロードマップ、2029年に4.5μmピッチへ

#13 | 2026/05/04 | Design And Reuse | 技術新規性●●●●○ 実用化距離●●○○○ 市場インパクト●●●●● データ信頼性●●●●○ 日本関連度●●●●○

TSMCは、3Dチップ積層技術SoIC (System on Integrated Chips) のロードマップを更新し、2029年までにインターコネクトピッチを現在の6μmから4.5μmへと微細化する目標を発表しました。これにより、ハイブリッドボンディングされたダイスタックにおける垂直インターコネクト密度が大幅に向上します。

2029年にはA14-on-A14 SoICの生産開始を予定しており、N2-on-N2 SoICと比較して1.8倍のダイ間I/O密度を実現すると予測されています。SoICはTSMCの3DFabric先進パッケージングファミリーの中核をなし、AI・HPC設計の性能スケールに不可欠な技術として位置付けられています。

### ▶ 技術者の視点

2029年4.5μmピッチは非常に野心的で、ハイブリッドボンディング技術のさらなる進化が必要となります。A14-on-A14で1.8倍I/O密度は理論値に近いですが、実用化されればブレークスルーとなるでしょう。しかし、微細化に伴う熱管理、応力、歩留まりの課題は増大し、特に異種材料間の熱膨張係数の差は深刻な問題となる可能性があります。【機会】日本の材料メーカーは低熱膨張材料、高信頼性ボンディング材料、装置メーカーは超高精度アライメント・ボンディング装置、および検査装置で貢献できる大きな機会があります。TSMCとの共同開発や技術提携を強化すべきです。【脅威】技術難易度が高く、開発競争から脱落するリスクがあります。TSMCの技術エコシステムに深く入り込めなければ、次世代パッケージングのビジネス機会を逸する可能性があります。【アクション】R&D部門はTSMCとの共同研究や技術情報交換を強化し、経営企画は次世代パッケージングへの投資戦略を検討。特に、材料特性のシミュレーション技術や、微細加工技術への投資が重要です。

## 深掘り ③ — テック大手、HBM生産能力確保へ巨額投資提案

#12 | 2026/05/08 | AASTOCKS.com | 技術新規性●●○○○ 実用化距離●●●●● 市場インパクト●●●●●  
データ信頼性●●●○○ 日本関連度●●●●○

AI需要の急増を受け、AmazonやGoogleといった世界のテック大手が、SK Hynixに対し、将来のHBM供給を確保するため、工場拡張や設備購入への巨額投資を提案していると報じられました。これには専用生産ラインへの直接投資や、ASMLのEUV露光装置のような高価な設備の資金提供などが含まれます。

SK Hynixは、長期的な買い手へのコミットメントによる市場交渉力の低下を懸念し、慎重な姿勢を示しています。HBMの供給不足は少なくとも2027年まで続くと予想されており、AI時代のサプライチェーンが共同投資モデルへと移行していることを示しています。

### ▶ 技術者の視点

テック大手が巨額投資を提案するほどHBM供給が逼迫しているのは事実であり、2027年までの供給不足予測も現実的です。SK Hynixが長期コミットメントを避ける姿勢は、顧客側にとって供給安定性への懸念を残しますが、共同投資モデルの成功には新たな契約形態やリスク分担の枠組みが必要となるでしょう。【機会】HBM製造に必要な材料（TSV用絶縁膜、マイクロバンプ材料、アンダーフィル材など）や装置（ボンディング、検査装置）の需要はさらに高まります。日本の材料・装置メーカーは、この需要増に対応するための生産能力増強と技術開発を加速すべきです。【脅威】HBM供給不足がAIチップ生産のボトルネックとなり、最終製品メーカーの生産計画に大きな影響を与える可能性があります。また、調達コストの高騰も懸念され、サプライチェーン全体の安定性が揺らぐリスクがあります。【アクション】調達部門はHBMサプライヤーとの長期契約や共同投資の可能性を検討し、供給安定化に向けた戦略を立案すべきです。R&D部門はHBM代替技術や効率的なHBM利用方法を研究し、将来のリスクに備える必要があります。

## その他の注目記事

TSMC、CoWoS-LがAIコンピューティング需要を牽引し爆発的成長へ(富果直送)  
技術新規性●●●○○ 実用化距離●●●●○ 市場インパクト●●●●●

TSMCがCoWoS-SからCoWoS-Lへ戦略的にシフト。AIチップの面積拡大と電力効率向上に対応し、台湾の装置サプライヤーに恩恵をもたらす。

AI需要がHBM市場を牽引、メモリーメーカーの収益は記録的なスーパーサイクルへ(優分析)  
技術新規性●○○○○ 実用化距離●●●●● 市場インパクト●●●●●

AI推論需要の急増がHBMの深刻な供給不足を引き起こし、Samsung、SK Hynix、Micronの収益を押し上げている。2027年まで供給不足が続く見込み。

SamsungとSK Hynix、HBM4Eサンプル供給時期に差：量産時期が競争の鍵に(DigitalToday)  
技術新規性●●●○○ 実用化距離●●●○○ 市場インパクト●●●●●

次世代HBM4Eのサンプル供給でSamsungが先行し2026年Q2、SK Hynixは2026年後半。量産時期がAIチップ市場での競争力を左右する。

## 今週のアクション提案

記事評価マトリクスと機会/脅威分析を踏まえたアクション提案です。

### ■ 即時（今週中）

- 【調達】 HBMサプライヤー（SK Hynix, Samsung, Micron）の供給計画と価格動向を再確認し、短期的な供給リスクを評価。
- 【R&D;】 Intel EMIB-T、TSMC CoPoS/SoICなど、CoWoS以外の先端パッケージング技術ロードマップを調査し、自社技術との適合性を評価。

### ■ 短期（1ヶ月）

- 【経営企画】 AI半導体サプライチェーンの再編動向（米国製造回帰、テック大手によるHBM投資提案など）を分析し、中長期的な事業戦略への影響を評価。
- 【材料メーカー】 TSMCのCoPoS独占供給戦略に対し、Intel FoundryやOSAT企業へのアプローチを強化し、新たなビジネス機会を模索。
- 【半導体PKG】 AI活用スマート製造ソリューション（Delta Electronicsなど）の導入事例を調査し、自社工場での生産性向上とコスト削減の可能性を検討。

### ■ 中長期（四半期～）

- 【R&D;】 TSMC SoICの4.5 $\mu$ mピッチ実現に向けた3D積層技術の課題（熱管理、応力、材料）を特定し、関連する材料・装置開発のロードマップを策定。
- 【EV設計】 HBM供給不足がAIチップの価格高騰を招く可能性を考慮し、将来の車載AIシステムにおけるメモリ調達戦略を再検討。
- 【部品メーカー】 DDR6やHBM4Eなど次世代メモリの技術動向を継続的に追跡し、自社製品への統合可能性や新たなインターフェース技術への対応を計画。

# 半導体後工程 採用記事全文集

出力日: 2026-05-09


採用記事数: 16 件

## 収録記事一覧

01. Intel、AI半導体向け先端パッケージングで攻勢：GoogleがEMIB-T採用へ
02. Applied Materials、先進パッケージングポートフォリオを強化するためNEXXを買収
03. TSMC、次世代パネルレベルパッケージング「CoPoS」の独占供給を推進しAI市場の主導権確保へ
04. SEMI、ドレスデンで3D & Systems Summit開催へ：AI、ハイブリッドボンディング、欧州チップレットエコシステムに焦点
05. HTF Market Intelligence、半導体パッケージング・テスト市場のグローバル調査レポートを発表（2025-2030）
06. 日本、米国の半導体製造回帰と先端パッケージングの動向
07. Hana Micron、先端パッケージングでグローバルOSATトップ5入りを目指す
08. AI需要がHBM市場を牽引、メモリメーカーの収益は記録的なスーパーサイクルへ
09. DDR6メモリ開発、Samsung、SK Hynix、Micronが2028年出荷を目指す
10. QY Research、半導体リソグラフィ露光装置市場の成長予測（2025-2032年）を発表
11. Delta Electronics、SEMICON Southeast Asia 2026でAI活用スマート製造ソリューションを展示
12. テック大手、SK HynixのHBM生産能力確保へ巨額投資を提案
13. TSMC、3Dチップ積層技術SoICのロードマップを更新：2029年には4.5μmピッチ実現へ
14. TSMC、CoWoS-LがAIコンピューティング需要を牽引し爆発的成長へ
15. SamsungとSK Hynix、HBM4Eサンプル供給時期に差：量産時期が競争の鍵に
16. TSMC、グローバル展開を加速：9つの新工場建設で3nm、2nm、1.4nm、先端パッケージング能力を強化

# Intel、AI半導体向け先端パッケージングで攻勢：GoogleがEMIB-T採用へ

公開日 2026年05月05日 風傳媒 (The Storm Media) 台湾



## 概要

AI半導体市場における先端パッケージング競争が激化する中、Intelがその存在感を高めています。Googleの次世代AI半導体「TPU v8e」がIntelのEMIB-T技術を採用することが判明し、Intel Foundryが主要なサプライヤーとして浮上しました。これにより、Intelは従来のIDMモデルからの転換を図り、AIチップ開発におけるシステムレベルのボトルネック解消に貢献しています。また、MediaTekがTSMCのCoWoS開発を牽引した元幹部を招き入れるなど、技術だけでなく人材とサプライチェーン全体での競争が本格化しています。

### 背景：AIチップ開発における先端パッケージングの重要性

AI半導体市場の急成長に伴い、チップレット統合、高帯域幅メモリ（HBM）スタック、高密度I/Oチップなど、システムの高性能化を実現するための先端パッケージング技術が極めて重要になっています。特に、AIチップの性能向上におけるボトルネックは、もはや単一の計算能力だけでなく、システム全体の統合とパッケージング能力へとシフトしています。TSMCのCoWoSが長らく業界標準とされてきましたが、その供給能力には限界があり、新たな代替ソリューションへの需要が高まっています。

### 主要内容：Intel EMIB-Tの台頭とGoogleの採用

Intelは、独自のEmbedded Multi-die Interconnect Bridge（EMIB）技術、特にEMIB-Tを武器に、この競争環境に本格的に参入しています。EMIB-Tは、複数のダイを効率的に統合する技術であり、TSMCのCoWoSプラットフォームの容量制約に直面する企業にとって魅力的な選択肢となっています。今回の報道によると、Googleは2027年後半に量産予定の次世代AI半導体「TPU v8e」（コードネーム：Humufish）でIntelのEMIB-Tを採用する方針を固めました。これは、Googleがサプライチェーンのリスク分散とコスト削減を積極的に追求している結果と見られています。

- **Intelの戦略的転換**：従来の統合デバイスメーカー（IDM）モデルから、よりハイブリッドなパッケージングサービス提供へとシフトし、AI ASIC顧客の獲得を目指しています。
- **EMIB-Tの優位性**：EMIBは、より大きなパッケージサイズに対応する能力を持つとされ、2026年には8倍レティクルサイズ、2028年には12倍まで拡大する目標が掲げられています。これは、CoWoSの2027年までの5.5～9.5倍という目標を上回る可能性があります。
- **Googleの動き**：ハイパースケーラーであるGoogleが自社開発AIチップにEMIB-Tを採用することは、Intelの技術が主要AI企業によって有効な代替手段として認識されていることを明確に示しています。

## 影響と展望：競争激化とサプライチェーン再編


Intelのこの動きは、AI半導体パッケージング市場の競争環境を大きく変化させています。同時に、台湾の半導体設計大手MediaTekが、CoWoS技術の主要開発者であった元TSMCの研究開発担当副社長を独立コンサルタントとして招聘したことも注目されています。これは、先端パッケージングの競争が「技術競争」から「包括的な人材とサプライチェーンの対決」へと移行していることを示唆しています。先進パッケージング市場は2030年までに約800億ドル規模に達すると予測されており、各社は技術革新と同時に、安定した生産能力の確保、サプライチェーンの多様化、そして優秀な人材の獲得に注力することが求められます。Intelの参入は、特に小規模なAIチップ開発企業にとって、CoWoSに代わる新たな選択肢を提供し、市場全体の健全な発展に寄与する可能性があります。

元記事: <https://japan.storm.mg/articles/1127982>

収集日: 2026年05月08日 | 自動記事収集・翻訳システム (Gemini API使用)

# Applied Materials、先進パッケージングポートフォリオを強化するためNEXXを買収

公開日 2026年05月04日 Applied Materials, Inc. (GLOBE NEWSWIRE) アメリカ



## 概要

半導体製造装置大手Applied Materialsは、大面積先進パッケージング向け成膜装置の主要プロバイダーであるNEXXの買収を発表しました。この戦略的買収は、Applied Materialsのパネルレベル先進パッケージング技術ポートフォリオを大きく拡大することを目的としています。AIワークロードの増大に伴い、GPUやHBMスタック、I/Oチップを単一パッケージに統合するチップレットベースの設計が求められており、これにより従来のウェハーから大面積パネルへの移行が加速されます。

### 背景：AI時代の要求に応える先進パッケージング

AIワークロードの急速な発展は、半導体設計と製造に新たな課題を突きつけています。特に、複数のGPU、HBM（高帯域幅メモリ）スタック、I/Oチップなどを単一の先進パッケージに統合するチップレットベースの設計が主流となりつつあり、これにはより広大なパッケージング面積と複雑な機能統合が必要とされます。このようなトレンドは、2.5Dや3Dといった複雑なチップレット積層アーキテクチャへの進化を促し、結果として、より大型のインターポーザーや先進的な基板への需要を高めています。

### 主要内容：Applied MaterialsによるNEXX買収の戦略的意義

Applied Materialsは、これらの市場の要求に応えるため、大面積先進パッケージング成膜装置のリーディングプロバイダーであるNEXXの買収を発表しました。NEXXの技術は、特にパネルレベルパッケージング（PLP）の分野で強みを持っており、今回の買収はApplied Materialsがこの成長分野におけるプレゼンスを強化する上で極めて重要です。

- **ポートフォリオの拡大**： NEXXの買収により、Applied Materialsはパネルレベルの先進パッケージング技術における製品とサービスを拡充します。これにより、同社は顧客に対して、より多様で包括的なソリューションを提供できるようになります。
- **パネルフォーマットへの移行**： AIチップの大型化と高出力化を実現するため、業界は従来の300ミリメートルシリコンウェハーから、より大型のパネルフォーマットへと移行しつつあります。NEXXの技術は、この移行を支える鍵となります。
- **AIチップの性能向上**： 大型化されたパッケージングエリアと高度な統合により、AIチップの性能、エネルギー効率、および製造スループットの飛躍的な向上が期待されます。

## 影響と展望：半導体サプライチェーンへの波及

この買収は、半導体製造装置市場におけるApplied Materialsのリーダーシップをさらに確固たるものにするだけでなく、広範な半導体サプライチェーンにも影響を与えます。パネルレベルパッケージングは、コスト効率と生産性の面で優位性を持つため、将来的にはハイエンドAIチップだけでなく、より広範なアプリケーションへの採用が期待されます。Applied Materialsは、この買収を通じて、2.5D/3Dチップレットスタッキングやファンアウトパッケージングといった次世代の先端パッケージング技術の普及を加速させ、AI時代における半導体産業の発展を強力に推進していくことでしょう。また、これにより、材料メーカーから最終製品メーカーに至るまで、サプライチェーン全体での技術革新と協力関係がさらに深まることが予想されます。

---

元記事: <https://ir.appliedmaterials.com/news-releases/news-release-details/applied-materials-broadens-advanced-packaging-portfolio/>

収集日: 2026年05月08日 | 自動記事収集・翻訳システム (Gemini API使用)

# TSMC、次世代パネルレベルパッケージング「CoPoS」の独占供給を推進しAI市場の主導権確保へ

公開日 2026年05月08日 DIGITIMES 台湾



## 概要

TSMCは、AI半導体市場における主導的地位を確立するため、既存のCoWoSプラットフォームの生産能力拡大に加え、次世代パネルレベルパッケージング技術であるCoPoS（Chip on Panel on Substrate）の積極的な開発と独占供給体制の構築を進めていると報じられました。この戦略は、技術的な優位性を維持し、急増するAIチップの需要に応えることを目的としています。CoPoSは、現在のウェハーレベルソリューションよりも高い統合密度と大型フォームファクタを実現する可能性を秘めています。

### 背景：AIチップ需要の爆発とパッケージングの限界

AIチップの需要が爆発的に増加する中、半導体の性能向上は微細化技術だけでなく、高度なパッケージング技術に大きく依存するようになってきました。特に、複数のチップレットやHBM（高帯域幅メモリ）を統合する2.5Dおよび3Dパッケージングが不可欠です。TSMCのCoWoS（Chip on Wafer on Substrate）は、この分野で長らく業界を牽引してきましたが、さらなる高性能化とコスト効率の改善が求められています。

### 主要内容：CoPoSへの戦略的移行と独占供給体制の構築

TSMCは、AI半導体市場でのリーダーシップを揺るぎないものにするため、CoWoSの生産能力を拡大しつつ、より技術的に先進的なパネルレベルパッケージング（PLP）技術であるCoPoS（Chip on Panel on Substrate）の開発に注力していると報じられています。CoPoSは、円形のウェハーではなく四角いパネルを基板として使用することで、より大きな面積に多数のチップを配置でき、生産効率とコストパフォーマンスを向上させる可能性を秘めています。報道によると、TSMCはこのCoPoS技術のサプライチェーンにおいて、厳格な機密保持契約を台湾の設備・材料パートナーと締結しており、技術流出防止と量産後数年間のTSMCへの独占供給を確実にするよう求めているとのこと。これにより、TSMCは次世代パッケージング技術における競争優位性を確保し、AIチップ市場の支配を盤石にする狙いがあります。

- **CoPoSの技術的優位性**： CoPoSは、CoWoSと比較して、より高い統合密度と大型フォームファクタを実現できる可能性があり、AIアクセラレータや高性能コンピューティングの将来的な要件を満たす上で重要となります。
- **市場競争の激化**： この独占供給戦略は、Intelなどの競合他社が独自のパッケージング技術（EMIBなど）を推進する中で、TSMCがそのリーダーシップを維持しようとする強い意志を示しています。
- **サプライチェーンへの影響**： TSMCの要求は、台湾のサプライチェーンパートナーに大きな影響を与え、彼らの技術開発と市場展開の方向性を規定する可能性があります。

## 影響と展望：AI半導体市場の未来像

TSMCのCoPoSへの積極的な投資と独占供給戦略は、AI半導体市場の未来を形成する上で重要な要素となります。この動きは、高性能コンピューティングとAIアプリケーションの進化に伴い、パッケージング技術が半導体産業の新たな成長ドライバーであることを強調しています。CoPoSが実用化されれば、現在CoWoSが直面している容量制約やコスト課題を緩和し、より多くのAIチップメーカーが先進パッケージングの恩恵を受けられるようになる可能性があります。しかし、その独占的な性質は、長期的な市場競争や技術革新のダイナミクスにどのような影響を与えるか、引き続き注視が必要です。将来的には、CPO（Co-Packaged Optics）のようなさらなる革新技术との連携も視野に入れ、AIデータ伝送のボトルネック解消にも貢献することが期待されます。

---

元記事: <https://www.digitimes.com/news/a20260508PD207/tsmc-packaging-cowos-expansion-capacity.html>

収集日: 2026年05月08日 | 自動記事収集・翻訳システム (Gemini API使用)

# SEMI、ドレスデンで3D & Systems Summit開催へ：AI、ハイブリッドボンディング、欧州チップレットエコシステムに焦点

公開日 2026年05月06日 SEMI (Press Release) ドイツ



## 概要

SEMIは、2026年6月17日から19日にドイツのドレスデンで開催される年次「3D & Systems Summit」を発表しました。このサミットは、先進半導体パッケージングと3D統合の世界的専門家を一堂に集め、ヘテロジニアスシステムと欧州の半導体エコシステムの未来を形作る技術と戦略について議論することを目的としています。主要なトピックには、AIハードウェアアーキテクチャ、チップレット設計、ハイブリッドボンディング、Co-Packaged Optics (CPO) の最新進展などが含まれます。

### 背景：ヘテロジニアス統合とチップレット時代の到来

現代の高性能半導体システムは、単一チップでの性能向上に限界が見え始め、異なる機能を持つ複数のチップ（チップレット）を統合するヘテロジニアス統合へと急速に移行しています。この潮流は、AI、高性能コンピューティング（HPC）、そしてIoTなど、多様なアプリケーションの要求に応えるための不可欠な進化です。特に、3D統合技術や先進パッケージングは、システム全体の性能、消費電力、フォームファクタを最適化する上で中心的な役割を担っています。欧州では、半導体産業の戦略的自律性を高める取り組みが進められており、この分野での技術革新は特に重要視されています。

### 主要内容：SEMI 3D & Systems Summitの焦点

SEMIが主催する「3D & Systems Summit」は、先進パッケージングと3D統合の分野における最新のトレンドと技術を深く掘り下げる主要なイベントとして位置づけられています。2026年の開催では、特に以下の点に焦点が当てられます。

- **AIハードウェアアーキテクチャとチップレット設計**：AI処理能力の飛躍的向上を支えるために、チップレットベースのAIアクセラレータの設計原則や、効率的なデータフロー、熱管理戦略などが議論されます。
- **ハイブリッドボンディングとCo-Packaged Optics**：ハイブリッドボンディングは、チップ間の接続密度を劇的に高める技術であり、3D積層チップの実現に不可欠です。また、Co-Packaged Optics（CPO）は、光通信を半導体パッケージ内に統合することで、AIシステムにおけるデータ伝送のボトルネックを解消する可能性を秘めています。
- **欧州のチップレットエコシステム**：欧州地域における半導体エコシステムを強化するため、先進パッケージングの生産能力拡大、サプライチェーンの強靭化、および地域内での技術協力の促進に関する議論が行われます。ファンアウト技術やOSAT（Outsourced Semiconductor Assembly and Test）企業の戦略も重要なテーマとなります。

## 影響と展望：次世代システムへの貢献と欧州の役割


このサミットは、ヘテロジニアス統合とチップレットアーキテクチャが次世代半導体システムの性能定義においていかに重要であるかを強調します。AIやHPCの進化を加速させるための技術ロードマップが共有され、業界全体の協調が促されるでしょう。特に、欧州が先進パッケージング技術の開発と生産能力強化に注力することで、地域のサプライチェーンが多様化され、グローバルな半導体産業における欧州の戦略的地位が向上することが期待されます。このイベントは、単なる技術発表の場に留まらず、業界のリーダーたちが未来の半導体技術と市場戦略を共創するための重要なプラットフォームとなるでしょう。

元記事: <https://www.semi.org/en/semi-press-release/semi-3d-and-systems-summit-to-advance-heterogeneous-systems-integration-with-focus-on-ai-hybrid-bonding-and-europes-chiplet-ecosystem>

収集日: 2026年05月08日 | 自動記事収集・翻訳システム (Gemini API使用)

# HTF Market Intelligence、半導体パッケージング・テスト市場のグローバル調査レポートを発表 (2025-2030)

公開日 2026年05月07日 HTF Market Intelligence イギリス



## 概要

本レポートはHTF Market Intelligenceが発行した市場調査レポートの概要紹介です。HTF Market Intelligenceは、2025年から2030年までの半導体パッケージングおよびテスト業界に関する包括的なグローバル市場展望レポートを発表しました。このレポートは、フリップチップ、ウェハーレベルパッケージング、2.5D/3D統合など、高性能チップに不可欠な様々な先進パッケージング技術を網羅しています。市場のトレンド、成長ドライバー、課題、主要プレイヤー、および地域ごとの市場動向について深い洞察を提供します。

## 詳細

本記事はHTF Market Intelligenceが発行した市場調査レポートの概要紹介です。

### レポート概要

HTF Market Intelligenceは、2025年から2030年までの期間を対象とした、半導体パッケージングおよびテスト業界に関する半期報告書を公開しました。このレポートは、世界の半導体バックエンド部門における広範な市場動向、主要な成長推進要因、そして業界が直面する課題を詳細に分析することを目的としています。特に、フリップチップ、ウェハーレベルパッケージング、そして現在のAIやHPCアプリケーションで重要性を増している2.5D/3D統合といった多様な先進パッケージング技術に焦点を当てています。

### 主要な調査結果

レポートでは、半導体パッケージングおよびテスト市場が、AIや高性能コンピューティング（HPC）アプリケーションの需要増加に牽引され、持続的な成長を遂げると予測されています。市場規模やCAGR（年平均成長率）の具体的な数値は公開されていませんが、AIチップの性能と密度を向上させる上で、チップ相互接続効率、消費電力、熱管理といったバックエンドプロセスの重要性が増していることが強調されています。レポートは、競争環境、主要な市場プレイヤー、および地域別の市場ダイナミクスに関する深い洞察を提供し、サプライチェーン全体のステークホルダーが戦略を策定するための基盤を提供します。


### 発行会社について

HTF Market Intelligenceは、世界中の様々な業界向けに詳細な市場調査レポートを提供するグローバルな市場調査会社です。同社は、包括的なデータ分析、市場予測、および競争環境の評価を通じて、企業が戦略的な意思決定を行うための貴重な情報を提供することに特化しています。半導体産業は同社の主要な調査分野の一つであり、技術動向、市場機会、およびサプライチェーンの分析において豊富な実績を持っています。

元記事: #

# 日本、米国の半導体製造回帰と先端パッケージングの動向

公開日 2026年05月07日 セミコンポータル 日本



## 概要

半導体業界では、AI半導体需要を背景に、微細化技術だけでなく先端パッケージング技術が重要な焦点となっています。特に、米国では半導体製造の国内回帰の動きが活発化しており、これは前工程だけでなく後工程の先進パッケージングにも及んでいます。TSVやシリコンインターポーザー、TSMCのCoWoS、IntelのEMIBなどが主要技術として注目され、System in Package (SiP) 統合が加速しています。半導体メーカーは、AIの要求に応えるため、チップレット技術と先進パッケージングの能力拡大に投資を強化しています。

### 背景：AI時代における半導体製造の再編

AI半導体の需要が急増する中で、半導体製造の焦点は単なる微細化から、より高度なシステムレベルの統合へとシフトしています。これに伴い、後工程である先端パッケージング技術の重要性が飛躍的に高まっており、TSV（Through-Silicon Via）、シリコンインターポージャー、TSMCのCoWoS、IntelのEMIBといった技術が、System in Package (SiP) 統合の実現に不可欠な要素となっています。特に、地政学的リスクとサプライチェーンの強靱化の観点から、米国では半導体製造の国内回帰の動きが加速しており、これは最先端のロジック製造だけでなく、先進パッケージングを含む後工程にも拡大しています。

### 主要内容：先端パッケージングにおける主要プレイヤーの動向と課題

大手半導体メーカーは、この変化に対応するため、先進パッケージング能力の強化に巨額の投資を行っています。TSMCは2029年までにアリゾナ州でCoWoSおよび3D-IC製造能力を含む先進チップパッケージング施設を建設する計画であり、Intelもまた、EMIB技術を活用してAI半導体市場での存在感を高めようとしています。これらの動きは、AIチップの高性能化が従来の限界に達し、チップレットや異種統合といったアプローチが不可欠となっている現状を反映しています。

- **技術的な挑戦**：異種統合の複雑化は、シミュレーションモデルと実際の製造歩留まりとの間にギャップを生じさせています。これにより、リアルタイムモニタリングと反復的な検証の必要性が高まっています。
- **サプライチェーンの再編**：米国での製造回帰は、半導体サプライチェーン全体に影響を与え、地域ごとの製造エコシステムの構築を促進しています。これは、半導体産業のグローバルな分業体制に新たな局面をもたらすものです。
- **主要企業の戦略**：TSMC、Intel、SK hynixなどの主要企業は、AIの要求に応えるため、先進パッケージングの技術開発と生産能力の拡大を加速させています。特に、高帯域幅メモリ（HBM）の統合は、AIアクセラレータの性能を左右する重要な要素です。

## 影響と展望：日本の半導体産業への示唆

このような世界の潮流は、日本の半導体産業にとっても重要な示唆を与えます。日本は材料や製造装置分野で強みを持つため、先端パッケージング技術の進化は新たなビジネスチャンスを生み出す可能性があります。例えば、チップレット間の高精度接続を可能にするボンディング装置や、異種統合を支える新しい材料の開発がさらに重要になるでしょう。今後は、フロントエンドとバックエンドの技術連携を強化し、サプライチェーン全体でのイノベーションを推進することが、日本の半導体産業が国際競争力を維持・向上させる上で不可欠となります。また、設計と製造の間のシミュレーション精度の向上や、製造プロセスのリアルタイム最適化技術の開発も、次世代半導体製造における日本の貢献領域として期待されます。

---

元記事: <https://www.semiconportal.com/archive/blog/insiders/nagami/260507-pickup882.html>

収集日: 2026年05月08日 | 自動記事収集・翻訳システム (Gemini API使用)

# Hana Micron、先端パッケージングでグローバルOSATトップ5入り目指す

公開日 2026年05月05日 毎日経済新聞 (Maeil Business Newspaper) 韓国



## 반도체 후공정 주요 업체들 \*매출 지난해 기준

기업	주요 고객	매출
하나마이크론	삼성전자, SK하이닉스	약 1.5조
ASE	애플, 퀄컴, 엔비디아	약 30.7조 (6453억880)
앰코	애플, 퀄컴	약 9.9조 (67억1000)
JCET	퀄컴, 하이실리콘, 미디어텍	약 8.4조 (388억700)

## 概要

韓国を代表する半導体後工程（OSAT）企業であるHana Micronは、先進パッケージング技術を駆使し、2030年までに世界のOSATプロバイダー上位5社入りを目指しています。同社は、SamsungやSK Hynixといった主要顧客のシステム半導体やメモリ半導体のパッケージングを手掛けており、フリップチップのような高性能接続技術に注力しています。AIの急速な進展に伴い、半導体後工程の重要性が高まる中、Hana Micronは効率的な相互接続、低消費電力、熱管理技術で市場での競争優位性を確立しようとしています。

### 背景：AI時代における後工程の重要性増大

AI（人工知能）技術の急速な発展は、半導体産業全体に大きな変革をもたらしています。特に、半導体チップの性能は、単なる微細化だけでなく、チップ間の効率的な接続、電力消費の抑制、そして発熱管理といった後工程（パッケージングおよびテスト）の能力に大きく依存するようになりました。これにより、OSAT（Outsourced Semiconductor Assembly and Test）企業の役割は、単なる組立・テストプロバイダーから、先端パッケージング技術を通じてチップの最終性能を決定する戦略的パートナーへと進化しています。

### 主要内容：Hana Micronのグローバル戦略と技術力

韓国を代表するOSAT企業であるHana Micronは、この新たな市場環境において、先進パッケージング技術を中核に据え、2030年までに世界のOSAT企業トップ5入りを目指す野心的な目標を掲げています。同社の牙山工場ではSamsung Electronicsのシステム半導体およびメモリ半導体を、ベトナム工場ではSK Hynixのメモリ半導体をそれぞれパッケージングしており、韓国の主要半導体メーカーのサプライチェーンにおいて重要な役割を担っています。

- **パッケージングプロセスの高度化**：Hana Micronは、ウェハー処理からチップアタッチ、電氣的接続、そしてモールドに至るまで、パッケージングプロセスの全段階で技術革新を進めています。特に、金線を使用するワイヤーボンディングに加え、より高性能なフリップチップ方式に注力しています。フリップチップは、半導体チップを基板に直接はんだバンプで接続する方式で、処理速度の向上、電力損失と発熱の低減に大きく貢献します。
- **収益性の向上**：同社は昨年、記録的な売上高1兆5,344億ウォンと営業利益1,277億ウォンを達成しました。これは前年比でそれぞれ22.7%と19.6%の増加であり、半導体スーパーサイクルと先端パッケージング需要の恩恵を享受しています。

## 影響と展望：AI半導体バリューチェーンにおけるOSATの役割拡大

Hana Micronの戦略は、AI半導体バリューチェーンにおいて後工程が持つ潜在的な価値を明確に示しています。チップの相互接続効率、消費電力、熱管理は、AI半導体システムの全体的な性能に直接影響するため、先進パッケージング技術は今後もその重要性を増し続けるでしょう。Hana MicronのようなOSAT企業は、設計段階からの密接な協力と革新的なパッケージングソリューションの提供を通じて、AIチップの性能を最大限に引き出す上で不可欠な存在となります。この動向は、世界の半導体産業における後工程への投資をさらに加速させ、技術革新を促すものと予想されます。将来的には、より高密度な3D積層技術や、CPO（Co-Packaged Optics）のような新たな統合技術が、OSAT企業の主要な競争領域となる可能性を秘めています。

元記事: <https://v.daum.net/v/20260505173901202>

収集日: 2026年05月08日 | 自動記事収集・翻訳システム (Gemini API使用)

# AI需要がHBM市場を牽引、メモリメーカーの収益は記録的なスーパーサイクルへ

公開日 2026年05月01日 優分析 (UAnalyze) 台湾



## 概要

AI推論需要の急増が、高帯域幅メモリ（HBM）の深刻な供給不足を引き起こし、Samsung Electronics、SK Hynix、Micron Technologyといった主要メモリメーカーを記録的な利益のスーパーサイクルへと押し上げています。NVIDIAのGPUに不可欠なHBMへの集中生産は、従来のDRAMおよびNANDフラッシュの供給を圧迫。アナリストは、これら3社の合計営業利益が2026年には約4300億ドルに達すると予測しています。HBMの供給不足は、高額な設備投資と新規工場の建設リードタイムにより、少なくとも2027年までは解消されない見込みです。

### 背景：AIブームとメモリ需要の構造的変化

大規模言語モデル（LLM）の訓練と推論におけるAIアプリケーションの急速な拡大は、半導体業界、特にメモリ市場に前例のない需要をもたらしています。従来のPCやスマートフォンの需要が横ばいであるのに対し、AIデータセンター向けのHBM（高帯域幅メモリ）の需要は爆発的に増加しています。HBMは、NVIDIAのGPUと組み合わせてAIトレーニングで不可欠な役割を果たすだけでなく、学習済みモデルを実世界で利用する推論アプリケーションにおいても、その重要性が高まっています。この構造的な変化が、メモリ市場全体に大きな影響を与えています。

### 主要内容：HBM不足とメモリメーカーのスーパーサイクル

AI推論需要の急増は、HBMの深刻な供給不足を引き起こし、主要なメモリメーカーであるSamsung Electronics、SK Hynix、Micron Technologyの収益を過去最高の水準へと押し上げています。これら3社は世界のDRAM市場の90%以上を支配しており、HBMの供給能力が彼らの収益性を大きく左右しています。例えば、Samsung Electronicsは2026年第1四半期に過去最高の純利益300億ドル超を計上したと発表しました。アナリストは、2026年のこれら3社の合計営業利益が約4300億ドルに達すると予測しており、HBMが利益成長の主要な牽引役となっています。

- **HBMの需給ギャップ**： HBMはAI GPUと密接に連携するため、その需要はNVIDIAのGPU出荷と直結しています。しかし、HBMの製造には高度な3D積層技術と専門的なパッケージングプロセスが必要であり、生産能力の急速な拡大が困難です。このため、少なくとも2027年まではHBMの供給不足が続くと見込まれています。
- **従来のメモリへの影響**： メモリメーカーがHBM生産にリソースを集中させる結果、従来のDRAMやNANDフラッシュの供給が圧迫されています。これは、AI推論ニーズの高まりによる汎用サーバー向けメモリ需要の増加と相まって、従来のメモリ市場でも価格上昇と供給逼迫を引き起こしています。
- **高コストとリードタイム**： 新しいHBM製造工場の建設には高額な設備投資と長いリードタイムが必要であり、これが供給不足をさらに深刻化させる要因となっています。

## 影響と展望：メモリ市場の長期的な構造変化

AI需要に牽引されるメモリ市場のスーパーサイクルは、短期的ではなく、少なくとも2027年までは継続すると予測されています。この状況は、メモリメーカーが今後の投資戦略において、HBMおよび次世代メモリ技術（3D X-DRAMやZAMなど）への傾斜を強めることを意味します。また、AIアプリケーションが多様化し、オンデバイスAIの重要性が増すにつれて、高性能かつ低電力のメモリソリューションへの需要はさらに高まるでしょう。メモリメーカーは、単なる容量競争から、HBMのような先進的なパッケージングと統合技術を伴う差別化された製品戦略へと移行することで、長期的な成長機会を捉えようとしています。この構造変化は、半導体サプライチェーン全体に広範な影響を与え、関連する材料および装置メーカーにも新たなビジネスチャンスをもたらします。

元記事: <https://uanalyze.com.tw/articles/7031351341>

収集日: 2026年05月08日 | 自動記事収集・翻訳システム (Gemini API使用)

# DDR6メモリ開発、Samsung、SK Hynix、Micronが2028年出荷を目指す

公開日 2026年05月06日 TweakTown アメリカ



## 概要

Samsung、SK Hynix、Micronの主要3社がDDR6メモリの開発を本格化させており、2028年までの商業出荷を目指しています。この次世代DRAMは、AIプラットフォームや高性能コンピューティングの要求に応える上で不可欠であり、より高い帯域幅と低遅延が特徴です。各社は、将来のCPUやGPUの性能要件を満たすため、ダイスタッキングや先進的なインターコネクト技術の研究開発を強化しています。

### 背景：AIと高性能コンピューティングが牽引する次世代メモリ需要

人工知能（AI）の急速な進化と高性能コンピューティング（HPC）の拡大は、データ処理能力を飛躍的に向上させるための新たなメモリソリューションを必要としています。現在のDDR5やHBM（高帯域幅メモリ）では、今後数年間のCPUやGPUの需要を完全に満たすことが難しくなっており、より高速で効率的なメモリ規格への移行が不可欠となっています。この状況が、次世代のメインストリームDRAM規格であるDDR6の開発を加速させています。

### 主要内容：DDR6開発の現状と主要メーカーの動向

半導体メモリ業界の主要プレイヤーであるSamsung Electronics、SK Hynix、そしてU.S. Micron Technologyは、DDR6メモリの開発に本格的に着手しており、2028年までの商業出荷を目指しています。DDR6は、AIワークロードやHPCアプリケーションの要求を満たすために、以下の技術的特徴を持つことが期待されています。

- **帯域幅の向上**：DDR6は、DDR5と比較して大幅にデータ転送速度が向上し、AIモデルの訓練や大規模データセットの処理に必要な高い帯域幅を提供します。具体的な速度目標はまだ公表されていませんが、DDR5の最大6.4Gbpsを大きく上回ると予想されます。
- **低遅延化と電力効率**：より洗練されたアーキテクチャと製造プロセスにより、アクセス遅延を最小限に抑えつつ、電力効率も改善される見込みです。これは、モバイルデバイスからサーバーまで、幅広いプラットフォームでのAI処理を最適化する上で重要です。
- **先進パッケージング技術との連携**：DDR6の性能を最大限に引き出すためには、高度なパッケージング技術が不可欠です。複数のDRAMダイを積層するスタッキング技術や、チップ間を高効率で接続する先進的なインターコネク트가研究開発の焦点となります。これは、メモリチップだけでなく、CPUやGPUとの統合パッケージにおける性能向上にも寄与します。

## 影響と展望：半導体エコシステムへの広範な影響

DDR6の開発と普及は、半導体エコシステム全体に広範な影響をもたらします。メモリ、CPU、GPUメーカー間の密接な協力がこれまで以上に重要となり、次世代のコンピューティングプラットフォーム設計において、DDR6が主要な要素となるでしょう。特に、オンデバイスAIやエッジAIの能力を向上させる上で、DDR6は重要な役割を果たすことが期待されます。この開発競争は、メモリ製造プロセス、パッケージング技術、そしてシステムアーキテクチャの継続的なイノベーションを促し、2028年以降のテクノロジーの進歩を強力に推進していくこととなります。

元記事: <https://www.tweaktown.com/news/111446/ddr6-development-starts-with-samsung-sk-hynix-and-micron-aiming-for-shipments-by-2028/index.html>

収集日: 2026年05月08日 | 自動記事収集・翻訳システム (Gemini API使用)

# QY Research、半導体リソグラフィ露光装置市場の成長予測（2025-2032年）を発表

公開日 2026年05月08日 QY Research 日本



## 概要

本レポートはQY Researchが発行した市場調査レポートの概要紹介です。QY Researchは、2032年までに半導体リソグラフィ露光装置の世界市場規模が463.9億米ドルに達すると予測する新たなレポートを発表しました。この市場は、ウェハー製造、先進パッケージング、MEMSなど幅広い分野で中心的な役割を担い、EUV、DUV、i線、g線など多様な技術が共存しています。AIサーバーへの投資加速とHBM-DRAM向け装置需要の増加が、市場成長を牽引しています。

## 詳細

本記事はQY Researchが発行した市場調査レポートの概要紹介です。

### レポート概要

QY Researchは、半導体リソグラフィ露光装置の世界市場に関する詳細な分析レポートを発表しました。このレポートは、市場が2032年までに463.9億米ドルの規模に達し、今後も持続的な成長を続けると予測しています。半導体リソグラフィ露光装置は、ウェハー製造だけでなく、先進パッケージング、MEMS（微小電気機械システム）、化合物半導体、パワーデバイス、CIS（CMOSイメージセンサ）、IC基板製造など、広範な技術分野において中心的な役割を担っています。市場には、EUV（極端紫外線）、DUV（深紫外線）、i線、g線といった既存の技術に加え、ナノインプリントやマスクレスダイレクトイメージングといった新しい技術が共存し、各アプリケーションに最適化されています。

### 主要な調査結果

レポートは、市場の成長を牽引する主要な要因として、以下の点を挙げています。

- **AIサーバー投資の加速**： AIサーバーおよび関連するHBM-DRAMへの大規模な投資が、特にEUVおよびHigh-NA EUV対応装置の受注増加に繋がっています。
- **技術的性能指標の重要性**： 解像度、オーバーレイ精度、開口数（NA）、スループット、焦点深度、アライメント精度といった性能指標が装置選定の決め手となり、これらがプロセスノードの微細化、配線密度の向上、歩留まり、そして総所有コスト（TCO）に直接影響を与えます。
- **前工程と後工程の連携強化**： EUVおよびHigh-NA EUVは、最先端ロジックおよびメモリ製造を推進する一方で、先進パッケージングではTSV（Through-Silicon Via）、RDL（再配線層）、FO-WLP（ファンアウトウェハーレベルパッケージング）などの技術が組み込まれ、前工程と後工程の連携が加速しています。

## 発行会社について


QY Researchは、グローバルな市場調査およびコンサルティング企業であり、多岐にわたる産業分野における詳細な市場分析、予測、競争環境評価を提供しています。同社は、企業が戦略的な意思決定を行うための信頼できるデータと洞察を提供することに定評があります。半導体産業は、QY Researchの主要な専門分野の一つであり、技術ロードマップ、市場機会、およびサプライチェーンのトレンドに関する深い専門知識を有しています。

元記事: <https://www.dreamnews.jp/press/0000348625>

収集日: 2026年05月08日 | 自動記事収集・翻訳システム (Gemini API使用)

# Delta Electronics、SEMICON Southeast Asia 2026でAI活用スマート製造ソリューションを展示

公開日 2026年05月05日 PR Newswire (Delta Electronics) マレーシア



## 概要

Delta Electronicsは、SEMICON Southeast Asia 2026で、AIを活用したスマート製造ソリューションを展示し、先進半導体パッケージング生産の迅速化、高精度化、拡張性を強調しました。同社は、生産ライン全体の効率と一貫性を向上させるように設計されたAI対応の統合システムをデモンストレーション。サブミクロン精度のモーションソリューションや、フリップチップ、ダイアタッチに対応するFuzionSC半導体配置プラットフォームなどを紹介しました。

### 背景：スマート製造が変革する先進パッケージング

半導体業界は、AIチップの高性能化と複雑化に伴い、製造プロセスの全段階で高い精度、効率、およびスケーラビリティを求めています。特に、先進パッケージングでは、複数のチップレットを高密度に統合するため、サブミクロンレベルの位置決め精度や、高速かつ安定したダイ配置が不可欠です。この要求に応えるため、AI技術を統合したスマート製造ソリューションが、生産性の向上と品質の安定化を実現する鍵として注目されています。

### 主要内容：Delta ElectronicsのAI統合ソリューション

Delta Electronicsは、SEMICON Southeast Asia 2026において、先進半導体パッケージング生産を革新するAI活用スマート製造ソリューション群を発表しました。同社の展示は、AI対応システムがいかにして生産ライン全体の効率と一貫性をシームレスに向上させるかを具体的に示しています。

- **高精度モーションソリューション**： Multi-Axis Servo System (ASDA-W3) やLinear Positioning Link (LPL) といった高精度モーションソリューションは、先進アSEMBリにおけるサブミクロン精度を実現し、チップレットの正確な配置を可能にします。
- **FuzionSC半導体配置プラットフォーム**： Universal Instrumentsの技術を基盤とするこのプラットフォームは、フリップチップや直接ダイアタッチを含む様々なウェハータイプとサイズに対応し、統合されたウェハー拡張機能を備えています。2026年第3四半期に予定されているFuzionSC UHAヘッドは、先進AIおよびフォトリソグラフィ向けにさらなる精度とスループット向上をもたらすでしょう。
- **効率性向上**： Deltaの自動化ソリューションとUniversal Instrumentsのパッケージング技術を組み合わせることで、メーカーは20~25%の効率改善を報告しており、これは生産コストの削減と市場投入時間の短縮に直結します。

## 影響と展望：AIが牽引する半導体製造の未来

Delta Electronicsが提唱するAI統合スマート製造ソリューションは、先進半導体パッケージングの将来の方向性を示しています。AIは、製造プロセスの最適化、予知保全、品質管理において中心的な役割を果たし、これまで人間が介在していた多くの作業を自動化・効率化します。これにより、チップメーカーは、より複雑なパッケージング構造や新しい材料技術の導入に伴う課題を克服し、高品質なAIチップを効率的に大量生産できるようになるでしょう。特に東南アジア地域では、半導体製造のハブとしての地位を確立する中で、このような先進的な自動化技術の導入が、生産能力と競争力の強化に不可欠となります。将来的には、これらのソリューションは、Co-Packaged Optics (CPO) や3D積層技術のような、さらに高度なパッケージング分野においてもその価値を発揮することが期待されます。

---

元記事: <https://www.prnewswire.com/apac/news-releases/delta-electronics-spotlights-ai-and-integrated-solutions-to-advance-semiconductor-packaging-at-semicon-southeast-asia-2026-302762374.html>

収集日: 2026年05月08日 | 自動記事収集・翻訳システム (Gemini API使用)

# テック大手、SK HynixのHBM生産能力確保へ巨額投資を提案

公開日 2026年05月08日 AASTOCKS.com (Reuters引用) 香港



## 概要

AI需要の急増を受け、世界のテック大手がSK Hynixに対し、将来の高帯域幅メモリ（HBM）供給を確保するため、工場拡張や設備購入への巨額投資を提案していると報じられました。これらの提案には、専用生産ラインへの直接投資や、ASMLのEUV露光装置のような高価な設備の資金提供などが含まれます。SK Hynixは、長期的な買い手へのコミットメントによる市場交渉力の低下を懸念し、慎重な姿勢を示しています。HBMの供給不足は少なくとも2027年まで続くと予想され、AI時代のサプライチェーンが共同投資モデルへと移行していることを示しています。

### 背景：AIブームが引き起こすHBMの戦略的価値

人工知能（AI）の急速な発展は、GPUの性能を最大限に引き出すために不可欠な高帯域幅メモリ（HBM）の需要を爆発的に高めています。HBMは、AIモデルの訓練や推論において膨大なデータを高速で処理するために必要不可欠であり、その供給能力がAIチップの生産を左右するボトルネックとなっています。この状況を受け、世界の主要なテクノロジー企業は、将来のHBM供給を確保するため、これまでには見られなかった積極的なアプローチを採るようになってきました。

### 主要内容：テック大手によるSK Hynixへの異例の投資提案

報道によると、AmazonやGoogleといった世界的なテック大手が、HBM市場で50%以上のシェアを誇るSK Hynixに対し、自社の将来的なHBM供給を確保するために、工場拡張や設備購入への巨額の資金提供を申し出ているとのこと。これらの提案には、以下のような異例の協力モデルが含まれています。

- **専用生産ラインへの直接投資**：特定の顧客向けにHBM生産ラインを増設するための直接的な資金提供。
- **高価な設備の購入資金提供**：ASMLのEUV（極端紫外線）露光装置のような、HBM製造に不可欠な高価な設備の購入費用を支援する提案。
- **工場建設への支援**：新規工場建設に必要な資金やリソースを提供し、生産能力の迅速な立ち上げを支援する。

しかし、SK Hynixはこれらの申し出に対し、慎重な姿勢を崩していません。その背景には、特定の買い手への長期的なコミットメントが、将来の市場価格変動や自社の交渉力を制限する可能性への懸念があります。SK Hynixは、HBM需要が少なくとも2027年までは供給能力を上回ると予測しており、強気な市場ポジションを維持しようとしています。

## 影響と展望 : AI時代のサプライチェーン変革

この動きは、AI時代のサプライチェーンにおける新たなトレンドを示しています。従来の単純な売買関係から、供給元と顧客がリスクとコストを共有し、共同で生産能力を確保する「共同投資」モデルへの移行が進んでいるのです。HBMの供給不足は、AI半導体市場全体の成長を阻害する要因となっており、このような異例の提案は、AIチップ生産のボトルネックを解消するための切迫感を反映しています。今後、HBM市場の供給逼迫が続く限り、類似の共同投資や戦略的提携がさらに活発化する可能性があります。これは、半導体業界におけるビジネスモデルを再定義し、技術開発と市場競争のあり方にも大きな影響を与えることでしょう。

元記事: <https://www.aastocks.com/tc/usq/news/comment.aspx?source=ANUE&id=AN6448599&catg=4>

収集日: 2026年05月08日 | 自動記事収集・翻訳システム (Gemini API使用)

# TSMC、3Dチップ積層技術SoICのロードマップを更新： 2029年には4.5 $\mu$ mピッチ実現へ

公開日 2026年05月04日 Design And Reuse (eeNews Europe) イギリス



## 概要

TSMCは、先進パッケージングがAIおよび高性能コンピューティング（HPC）設計の性能スケールリングに寄与する中、3Dチップ積層技術であるSoIC（System on Integrated Chips）のロードマップを更新しました。2026年北米技術シンポジウムで発表されたこのロードマップは、現在の6 $\mu$ mピッチから2029年までに4.5 $\mu$ mへと微細化する目標を示しています。これにより、ハイブリッドボンディングされたダイスタックにおける垂直インターコネクト密度が大幅に向上し、A14-on-A14 SoICがN2-on-N2 SoICと比較して1.8倍のダイ間I/O密度を提供すると予測されています。

### 背景：3D積層技術がAI・HPC性能を限界突破

AI（人工知能）や高性能コンピューティング（HPC）の設計がますます複雑化し、性能要求が高まるにつれて、従来の2D平面でのチップスケールリングは物理的な限界に直面しています。この課題を克服するために、異なるチップレットを垂直方向に積層する3Dチップ積層技術が不可欠なソリューションとして浮上しています。特に、TSMCが推進するSoIC（System on Integrated Chips）は、この分野の最先端を走る技術の一つであり、パッケージングが半導体性能向上に直接貢献する時代を牽引しています。

### 主要内容：TSMC SoICの微細化ロードマップ

TSMCは、2026年北米技術シンポジウムにおいて、そのSoIC技術の最新ロードマップを発表しました。この更新されたロードマップは、SoICにおけるインターコネクtpitchを継続的に微細化する計画を示しており、これにより3D積層チップの統合密度を劇的に向上させることを目指しています。

- **ピッチ微細化の目標**：現在のSoIC技術におけるインターコネクtpitchは6 $\mu$ mですが、TSMCは2029年までにこれを4.5 $\mu$ mへと縮小する目標を掲げています。このピッチ縮小は、ハイブリッドボンディングによって積層されたダイ間の垂直インターコネクtpitch密度に直接影響し、データ転送効率と電力効率を大幅に向上させます。
- **高性能ノードとの連携**：TSMCは、2029年にA14-on-A14 SoICの生産開始を予定しており、これはN2-on-N2 SoICと比較して1.8倍のダイ間I/O密度を実現すると発表しました。これは、最先端のプロセスノードで製造されたチップレットが、SoICによる3D積層を通じて、さらに高い性能を発揮できることを意味します。
- **3DFabricファミリーの一部**：SoICは、CoWoS（Chip on Wafer on Substrate）やInFO（Integrated Fan-Out）といったTSMCの幅広い3DFabric先進パッケージングファミリーの中核をなす技術として位置付けられています。これにより、顧客は多様なアプリケーション要件に応じた最適なパッケージングソリューションを選択できるようになります。

## 影響と展望：次世代AI・HPC設計への道筋

TSMCのSoICロードマップの進展は、次世代のAIおよびHPCアプリケーション設計にとって極めて重要な意味を持ちます。インターコネクティブピッチの微細化は、より多くの機能ブロックを限られたフットプリントに統合することを可能にし、AIアクセラレータの処理能力、消費電力、およびメモリ帯域幅を飛躍的に向上させます。この技術は、従来のムーアの法則の限界を超える新たな性能スケーリングの道を開くものであり、半導体業界全体のイノベーションを加速させるでしょう。将来的には、SoICのような3D積層技術が、オンチップシステム全体の性能を決定する主要な要素となり、複雑な異種統合システムの実現に向けた基盤を築くことが期待されます。

---

元記事: <https://www.design-reuse.com/news/202530447-tsmc-soic-roadmap-targets-2029-chip-stacking/>

収集日: 2026年05月08日 | 自動記事収集・翻訳システム (Gemini API使用)

# TSMC、CoWoS-LがAIコンピューティング需要を牽引し爆発的成長へ

公開日 2026年05月04日 富果直送 (Fugle直送) 台湾

## 産業分析

## CoWoS-L 帶動先進封裝設備升級潮

### 概要

TSMCのCoWoS-Lプロセスが、AIチップの面積拡大と電力効率向上への需要に牽引され、爆発的な成長を遂げると予測されています。TSMCは先進パッケージングの焦点を従来のCoWoS-SからCoWoS-Lへと戦略的にシフトしており、これが世界のAIチップ向けパッケージング技術の主流となっています。同社の2026年第1四半期決算説明会では、今後3年間の設備投資の継続的増加が示唆され、台湾の先進パッケージング装置サプライヤーは大幅な恩恵を受ける見込みです。

### 背景：AIチップの進化と先進パッケージングの重要性

AIチップの性能向上が加速する中、チップの面積拡大と電力効率の改善は、設計上の重要な課題となっています。この課題に対応するため、半導体製造のバックエンドプロセスである先進パッケージング技術が、ますます重要な役割を担うようになりました。特に、TSMCが提供するCoWoS（Chip on Wafer on Substrate）プラットフォームは、高帯域幅メモリ（HBM）とロジックチップの統合を可能にする主要技術として、AI半導体業界で広く採用されています。

### 主要内容：CoWoS-LがAIコンピューティングを再定義

本レポートによると、TSMCのCoWoS-L（Local Silicon Interconnect）プロセスは、AIチップの増大する要求に応える形で爆発的な成長を遂げると予測されています。TSMCは、先進パッケージングの戦略的焦点を、従来のCoWoS-S（Full Silicon Interposer）からCoWoS-Lへと移行しており、CoWoS-Lは現在、世界のAIチップ向けパッケージング技術の主流となりつつあります。CoWoS-Lは、ローカルシリコンインターポージャーを使用することで、CoWoS-Sと比較してコスト効率を向上させつつ、高い性能と統合密度を維持できる利点があります。

- **AI需要の牽引**： AIコンピューティング能力への需要は、HBMとロジックのさらなる統合、そしてより大きなパッケージング面積を必要としています。CoWoS-Lは、この要求に最適なソリューションとして位置付けられています。
- **設備投資の増加**： TSMCの2026年第1四半期決算説明会では、今後3年間にわたる設備投資の継続的な増加が示唆されました。これは、特にパッケージング工場の建設加速に重点が置かれることを意味しており、CoWoS-Lの生産能力拡大を裏付けています。
- **台湾サプライチェーンへの恩恵**： TSMCのサプライチェーンにおける現地化（ローカライゼーション）政策と相まって、この設備投資は台湾の先進パッケージング装置サプライヤーに大きな恩恵をもたらし、受注の可視性と成長見通しを大幅に向上させると予想されます。

## 影響と展望：AIチップエコシステムへの広範な影響

TSMCのCoWoS-Lへの戦略的シフトと、それに伴う爆発的な成長予測は、AIチップエコシステム全体に広範な影響を与えるでしょう。CoWoS-Lが主流となることで、AIアクセラレータの設計者は、より柔軟でコスト効率の高い高性能パッケージングソリューションを利用できるようになります。また、台湾の装置サプライヤーは、TSMCとの協業を通じて技術力をさらに高め、国際市場での競争力を強化する機会を得るでしょう。この技術革新は、CPU、GPU、HBM、およびその他のチップレットを統合する異種統合の進化を加速させ、次世代AIアプリケーションの性能と効率を新たなレベルへと引き上げることが期待されます。将来的には、より高度な3D積層技術や、Co-Packaged Optics (CPO) のような光電統合技術との連携も視野に入れ、AIコンピューティングのボトルネック解消に貢献していくと考えられます。

元記事: <https://blog.fugle.tw/post/cowos-industry-analysis>

収集日: 2026年05月08日 | 自動記事収集・翻訳システム (Gemini API使用)

# SamsungとSK Hynix、HBM4Eサンプル供給時期に差：量産時期が競争の鍵に

公開日 2026年05月07日 DigitalToday 韓国



## 概要

Samsung ElectronicsとSK Hynixの間で、次世代高帯域幅メモリ（HBM4E）のサンプル供給時期に差が生じていることが明らかになりました。Samsungは2026年第2四半期にHBM4Eサンプルを提供し、16GbpsのI/O速度と4.0TB/sの帯域幅を掲げている一方、SK Hynixは2026年後半のサンプル提供と2027年の量産開始を目指しています。両社は同じ1cプロセスを採用していますが、戦略の違いが浮き彫りになっており、量産タイムラインが今後の市場シェアを決定する重要な変数となるでしょう。

### 背景：AI需要が加速する次世代HBM開発競争

AI（人工知能）アプリケーションの爆発的な成長は、半導体メモリ、特に高帯域幅メモリ（HBM）の進化を加速させています。現在のHBM3およびHBM3Eから、次世代のHBM4Eへの移行は、AIアクセラレータの性能をさらに高める上で不可欠です。HBM4Eは、より高い帯域幅、低消費電力、および積層効率の向上を目指しており、この開発競争はSamsung ElectronicsとSK Hynixという二大メモリメーカーの間で激化しています。

### 主要内容：HBM4Eサンプル供給時期における両社の戦略

DigitalTodayの報道によると、Samsung ElectronicsとSK Hynixの間で、HBM4Eのサンプル供給時期に明確な違いが生じていることが明らかになりました。これは、次世代HBM市場における両社の戦略的アプローチの違いを浮き彫りにしています。

- **Samsungの早期サンプリング戦略：** Samsung Electronicsは、2026年第2四半期にHBM4Eの最初のサンプルを提供する計画を発表しました。同社は、16GbpsのI/O速度と、業界最高水準である4.0TB/sの帯域幅といった具体的な性能仕様を掲げ、早期の市場投入と技術リーダーシップの確立を目指しています。
- **SK Hynixの量産重視戦略：** 対照的に、SK Hynixは2026年後半にHBM4Eのサンプル提供を開始し、2027年の量産開始を目標としています。SK Hynixは、顧客との綿密な協力を通じた量産安定性の確保に重点を置いており、市場投入時期よりも安定した品質と供給体制を重視する姿勢を示しています。
- **プロセス技術の共通性：** 興味深いことに、両社はHBM4Eの製造に最新の1c（10nmクラスの第6世代）プロセスを採用しており、プロセス技術自体には大きな差異がないと見られています。これは、競争の焦点が技術そのものだけでなく、開発・量産戦略、顧客との連携、そして市場投入までのスピードに移っていることを示唆しています。

## 影響と展望 : HBM市場の競争ダイナミクス

HBM4Eのサンプル供給時期のずれは、今後のHBM市場におけるSamsungとSK Hynixの競争ダイナミクスに大きな影響を与える可能性があります。Samsungの早期サンプリングは、顧客が次世代AIシステムを設計する上で早期に検証できるという利点を提供し、初期の採用機会を獲得する可能性があります。一方、SK Hynixは、量産への慎重なアプローチにより、より成熟した製品と高い歩留まりで市場に参入することを目指すでしょう。最終的な市場シェアは、両社がどれだけ早く安定した量産体制を確立し、顧客の資格認定プロセスを完了できるかにかかっています。AI需要が継続的に拡大する中、HBM市場は今後も激しい技術革新と競争に晒され、HBM4Eの成功が次世代AIチップの性能と普及を左右する重要な要素となるでしょう。

元記事: <https://www.digitaltoday.co.kr/cn/view/53626/memory-big-two-near-hbm4e-race-mass-production-timeline-becomes-key-battleground>

収集日: 2026年05月08日 | 自動記事収集・翻訳システム (Gemini API使用)

# TSMC、グローバル展開を加速：9つの新工場建設で3nm、2nm、1.4nm、先端パッケージング能力を強化

公開日 2026年05月08日 Taiwan News 台湾



## 概要

TSMCは、今年度中に台湾、米国、日本、ドイツで計9つの新工場を建設し、グローバルな製造拠点の拡大を加速する計画であると報じられました。この大規模な投資は、3nm、2nm、1.4nmといった最先端プロセス技術の進化に加え、AIチップに不可欠な先進パッケージング能力を強化することを目的としています。高性能コンピューティング（HPC）および半導体への需要増大に対応し、TSMCは国際競争が激化する中で主要なファウンドリおよび先進パッケージングプロバイダーとしての地位を盤石にする構えです。

### 背景：AI・HPC需要と地政学的要因が牽引する半導体製造の拡大

人工知能（AI）と高性能コンピューティング（HPC）アプリケーションの爆発的な需要増加は、半導体産業に未曾有の成長をもたらしています。これに伴い、最先端のプロセスノード（3nm、2nm、1.4nm）と、それらを統合する先進パッケージング技術の供給能力が、世界の技術革新と経済成長のボトルネックとなりつつあります。さらに、地政学的な要因やサプライチェーンの強靱化への意識の高まりから、主要な半導体メーカーは、製造拠点の地理的な分散と拡大を加速させています。

### 主要内容：TSMCの野心的なグローバル製造拡張計画

世界最大の半導体ファウンドリであるTSMCは、この複雑な市場環境に対応するため、今年度中に大規模なグローバル製造拡張計画を推進していると報じられています。具体的には、台湾、米国、日本、ドイツの4つの地域で、計9つの新たな製造工場を建設する計画です。この野心的な投資は、以下の主要な目標を達成することを目的としています。

- **最先端プロセス技術の強化**：3nm、2nm、そして次世代の1.4nmといった最先端プロセスノードの生産能力を大幅に拡大し、ロジックチップの微細化をさらに推進します。これは、AIプロセッサやHPC向けチップの性能向上に直結します。
- **AI向け先進パッケージング能力の増強**：新規工場には、AIチップに不可欠な高帯域幅メモリ（HBM）統合やチップレット技術を支える先進パッケージング（CoWoS、SoICなど）の生産ラインも含まれる見込みです。これにより、AIチップのシステムレベル性能を最大化します。
- **グローバルな製造フットプリントの拡大**：台湾以外の地域（米国、日本、ドイツ）での工場建設は、地域の顧客基盤へのサービス向上、地政学的リスクの分散、および各国の半導体自給自足への貢献を目指します。例えば、米国の工場は、Intelの動きとも相まって、北米における先進半導体製造能力を強化するでしょう。

## 影響と展望：世界の半導体サプライチェーンへの波及

TSMCのこの大規模なグローバル拡張計画は、世界の半導体サプライチェーン全体に広範な影響を与えるでしょう。まず、最先端ノードと先進パッケージングの供給能力が大幅に向上することで、AIやHPC市場の成長がさらに加速することが期待されます。次に、製造拠点の地理的分散は、サプライチェーンの強靭化に貢献し、将来的な供給途絶のリスクを低減する可能性があります。また、各国における半導体エコシステムの構築を促進し、地域経済にも大きな波及効果をもたらすでしょう。TSMCは、この戦略を通じて、激化する国際競争の中で、主要なファウンドリおよび先進パッケージングプロバイダーとしての支配的地位をさらに強固なものにしようとしています。これは、材料、装置、設計サービスといった関連産業にも新たなビジネスチャンスを生み出し、半導体産業全体のさらなる発展を促す重要な動きとなります。

元記事: #