主要成果
Googleは、次世代の機械学習向けプロセッサであるTPU (Tensor Processing Unit) に、Intelの埋め込みマルチダイ相互接続ブリッジ（EMIB）パッケージング技術を量産適用し、既に設定された厳格な歩留まり目標を達成しました。この戦略的な決定は、Googleが技術性能、コスト効率、および生産能力の観点からEMIBがCoWoSを上回ると判断したことによるものです。台湾のMediaTekもASICコラボレーションパートナーとしてGoogleとの協力を深めています。
技術・臨床詳細
IntelのEMIB技術は、異なる半導体ダイを単一パッケージ内で高密度に接続する先端パッケージングソリューションです。従来のインターポーザーを必要とせず、短距離のブリッジ配線を用いてチップレットを接続するため、CoWoS（Chip-on-Wafer-on-Substrate）と比較して製造プロセスが簡素化され、コスト削減と歩留まり向上が期待できます。特にAIアクセラレータやHBM（高帯域幅メモリ）の統合において、EMIBはTSMCのCoWoSが直面している構造的なボトルネック、すなわちコスト上昇、歩留まりリスク、容量制約を回避する代替策として注目されています。GoogleのTPUにおける初期の歩留まり目標達成は、EMIB技術の成熟度と信頼性を明確に示しています。
背景・業界文脈
AIおよびHPC（ハイパフォーマンスコンピューティング）市場の急成長に伴い、先進的な半導体パッケージングの需要は飛躍的に高まっています。TSMCのCoWoS技術は、その性能の高さからAIチップの主要パッケージング手法として広く採用されていますが、その供給能力は依然として逼迫しており、需要を満たしきれていない状況が続いています。このような背景から、Googleのような大手テクノロジー企業が、IntelのEMIBのような代替技術を探し、採用することは、サプライチェーンの多様化とリスク分散の観点から極めて重要です。台湾のPowertech Technology（PTI）も、2027年半ばまでにパネルレベルパッケージング（PiFO）の量産を開始する計画であり、先端パッケージング市場における競争と革新が加速しています。
今後の展望
GoogleがEMIBを採用したことで、Intelは先端パッケージング市場でより多くの顧客を獲得する大きな機会を得ると予想されます。EMIBがGoogleのTPUの将来世代でも引き続き使用される可能性が高いことは、この技術がAIハードウェアの新たな標準となる可能性を示唆しています。この動きは、半導体業界全体のサプライチェーン戦略に大きな影響を与え、TSMCのCoWoSに対する依存度を低減し、より分散されたパッケージングエコシステムの発展を促進するでしょう。投資家や業界関係者は、EMIB技術のさらなる普及と、それがもたらす市場シェアの変化に注目しています。
元記事: https://www.digitimes.com/news/a20260827PD212/google-mediatek-packaging-intel-tpu.html
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
コメント